SU1368880A1 - Устройство управлени - Google Patents
Устройство управлени Download PDFInfo
- Publication number
- SU1368880A1 SU1368880A1 SU853868166A SU3868166A SU1368880A1 SU 1368880 A1 SU1368880 A1 SU 1368880A1 SU 853868166 A SU853868166 A SU 853868166A SU 3868166 A SU3868166 A SU 3868166A SU 1368880 A1 SU1368880 A1 SU 1368880A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- multiplexer
- command
- information
- Prior art date
Links
Landscapes
- Pulse Circuits (AREA)
Description
информационного входа блока формировани команд соединены с управл ющими входами мультиплексора и со старшими разр дами адреса посто нной пам ти микрокоманд, второй информационньй вход блока формировани команд соединен с управл ющими входами мультиплексора , выход которого соединен с
младшими разр дами адреса микрокоманд посто нной пам ти микрокоманд, выход пол кода команды соединен с выходом кода команды блока формировани команд , выход пол номера объекта управлени посто нной пам ти команд соединен с выходом номера объекта управлени блока формировани команд.
1
Изобретение относитс к области автоматики и вычислительной техники и может быть использовано дл управлени специализированными вычислительными системами и АСУ ТП, работающими в реальном масштабе времени.
Цель изобретени - повышение быстродействи устройства.
На фиг.1 приведена функциональна схема устройства; на фиг.2 - функциональна схема блока формировани команд на фиг.3 - временна диаграмма работы устройства.
Устройство управлени (фиг.1) содержит блок 1 формировани команд, регистр 2 команд, счетчик 3, дешифратор 4, мультиплексор 5, генератор 6 импульсов, триггер 7, блок 8 элементов И, первый 9, второй 10, третий 1 элементы И, элемент ИЛИ 12, первый 13 и второй 14 элементы задержки, элемент НЕ 15, второй вход 16 блока формировани команд, вход 17 пуска и вьсходы 18 устройства, выходы кода команды 19.1 и пол длительности такта 19.2 блока 1, выходы 20 пол адреса, пол номера объекта 21, пол типа управл ющего сигнала 22 и признака конца работы 23 регистра 2.
Блок 1 формировани команд содержит (фиг.2) посто нную пам ть 24 команд и мультиплексор 25.
Устройство работает следующим образом .
В исходном состо нии все элементы пам ти наход тс в нулевом состо нии (цепи установки исходного состо ни условно не показаны).
После прихода сигнала Пуск на вход 17 триггер 7 устанавливаетс в единичное состо ние и разблокирует генератор 6 импульсов. Первым импульсом с выхода генератора 6, проход щим через открытый элемент И 9, производитс запись кода первой команды
в регистр 2 и кода длительности такта в счетчик 3 с выходов 19.1 и 19.2 блока 1.
Это приводит к по влению единичного сигнала на выходе элемента ИЛИ
12, закрываетс элемент И 9, открываетс элемент И 10. Мультиплексор 5 настраиваетс на передачу информации на входы элементов И 8 с одного из своих входов.
Импульс, задержанный элементом 13, проходит на счетный вход счетчика 3 и уменьшает его содержимое на единицу . Если мультиплексор 5 настроен на передачу на выход сигналов от элемента И 10, то этот импульс поступает на элементы И 8 и далее через один из них на выход 18 устройства.
Очередным импульсом происходит уменьшение содержимого счетчика 3 и работа продолжаетс далее аналогично до тех пор, пока не произойдет обнуление счетчика 3. Это приводит к по влению единичного сигнала на выходе элемента НЕ 15, которым разрешаетс запись очередных кодов в регистр 2 и счетчик 3.
На временной диаграмме (фиг.З) во втором такте приведен пример выдачи управл ющего сигнала, если в счетчик 3 записываетс код 101, а мультиплексор 5 настраиваетс на выдачу информации с второго выхода счетчика.
После по влени на выходе 23 единичного сигнала и обнулени счетчика 3 происходит установка в О триггера 7, который блокирует работу генератора 6 импульсов.
ш
Г
го
16
25
18
Фиг.1
1
i Ш л
24
I 19.2
Фиг, 2
Фиг.З
Claims (2)
1. УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее блок формирования команд, регистр команд, счетчик, дешифратор, мультиплексор, генератор импульсов, триггер, блок элементов И, с первого по третий элементы И, элемент ИЛИ, первый элемент задержки, причем информационный вход устройства соединен с первым информационным входом блока формирования команд, выход кода команд которого соединен с информационным входом регистра команд, выход поля номера объекта управления и выход поля типа управляющего сигнала регистра команд соединены с входом дешифратора и управляющим входом мультиплексора соответственно, выход дешифратора соединен с первым входом блока элементов И, выход мультиплексора соединен с вторым входом блока элементов И, выход которого является выходом устройства, выход генератора импульсов соединен с первым входом второго элемента И, выход первого элемента И соединен с входом синхронизации регистра команд, выход вто рого элемента И соединен с первым информационным входом мультиплексора и со счетным входом счетчика, выход элемента ИЛИ соединен с вторым информационным входом мультиплексора, информационные выходы счетчика соединены с остальными информационными вхо дами мультиплексора и с входами элемента ИЛИ, отличающееся тем, что, с целью повышения быстродействия, оно дополнительно содержит элемент НЕ и второй элемент задержки, причем выход поля адреса регистра команд соединен с вторым информационным входом блока формирования команд, Выход поля длительности такта которого соединен с информационным входом счетчика, выход признака конца работы регистра команд соединен через второй элемент задержки с первым входом третьего элемента И, выход которого соединен с входом установки в 0 триггера, вход пуска устройства соединен с входом установки в 1 триггера, выход которого соединен с входом останова генератора импульсов, выход первого элемента И соединен с входом синхронизации счетчика, выход элемента ИЛИ соединен с вторым входом второго элемента И, а через элемент НЕ - с вторыми входами первого и третьего элементов И.
(* о
2. Устройство поп.1, отличающееся тем, что блок формирования команд содержит постоянную память команд и мультиплексор, причем первый разряд первого информационного входа блока формирования команд соединен с информационным входом мульти
1368880 А1 плексора, остальные разряды первого информационного входа блока формирования команд соединены с управляющими входами мультиплексора и со старшими разрядами адреса постоянной памяти микрокоманд, второй информационный вход блока формирования команд соединен с управляющими входами мультиплексора, выход которого соединен с младшими разрядами адреса микрокоманд постоянной памяти микрокоманд, выход поля кода команды соединен с выходом кода команды блока формирования команд, выход поля номера объекта управления постоянной памяти команд соединен с выходом номера объекта управления блока формирования команд.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853868166A SU1368880A1 (ru) | 1985-03-15 | 1985-03-15 | Устройство управлени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853868166A SU1368880A1 (ru) | 1985-03-15 | 1985-03-15 | Устройство управлени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1368880A1 true SU1368880A1 (ru) | 1988-01-23 |
Family
ID=21167323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853868166A SU1368880A1 (ru) | 1985-03-15 | 1985-03-15 | Устройство управлени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1368880A1 (ru) |
-
1985
- 1985-03-15 SU SU853868166A patent/SU1368880A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1091159, кл. G 06 F 9/00, 1984. Авторское свидетельство СССР № 1042018, кл. G 06 F 9/22, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1368880A1 (ru) | Устройство управлени | |
SU1606972A1 (ru) | Устройство дл сортировки информации | |
SU1727127A1 (ru) | Устройство дл вывода информации | |
SU1640697A1 (ru) | Устройство дл контрол времени выполнени команд | |
SU1096651A1 (ru) | Устройство дл обнаружени ошибок в параллельном @ -разр дном коде | |
SU1254482A1 (ru) | Устройство дл формировани адреса команд | |
SU1357967A1 (ru) | Устройство сопр жени процессора с пам тью | |
SU1727200A1 (ru) | Устройство дл преобразовани последовательного кода в параллельный | |
SU1383326A1 (ru) | Устройство дл программируемой задержки информации | |
SU1130866A1 (ru) | Микропрограммное устройство управлени | |
SU1649553A1 (ru) | Устройство дл ввода аналоговой информации | |
SU1517015A1 (ru) | Цифровой генератор периодических функций | |
SU1176327A1 (ru) | Микропрограммное устройство управлени | |
SU1283760A1 (ru) | Устройство дл управлени микропроцессорной системой | |
SU1589288A1 (ru) | Устройство дл выполнени логических операций | |
SU1587504A1 (ru) | Устройство программного управлени | |
SU1297032A1 (ru) | Распределитель импульсов | |
SU1658190A1 (ru) | Устройство дл контрол монотонно измен ющегос кода | |
SU1667005A1 (ru) | Устройство дл программного управлени | |
SU1168958A1 (ru) | Устройство дл ввода информации | |
SU1755367A1 (ru) | Устройство дл формировани серий импульсов | |
SU1200272A1 (ru) | Устройство дл ввода информации | |
SU1539838A1 (ru) | Программатор | |
SU1709293A2 (ru) | Устройство дл ввода информации | |
SU1300470A1 (ru) | Микропрограммное устройство управлени |