SU1200272A1 - Устройство дл ввода информации - Google Patents

Abstract

1. УСТРОЙСТВО ДЛЯ ВВОДА :ИНФОРМАЦИИ, содержащее коммутатор, аналого-цифровой преобразователь, ;блок управлени , регистр номера канала , регистр адреса и элемент ИШШ , первый вход коммутатора  вл етс  первым входом устройства, первые входы элемента И-ИЛИ и регистров номера канала и адреса  вл ютс  вторым входом устройства, вторые входы регистров номера канала и адреса  вл ютс  третьим входом устройства, выход регистра адреса соединен с вторым входом элемента И-ИЛИ, выход которого соединен с вторым входом коммутатора , выход которого соединен с первым входом аналого-цифрового преобразовател , первый выход которого соединен с первым входом блока управлени , второй  вл етс  первым выходом устройства, первый выход блока управлени  соединен с вторым входом аналого-цифрового преобразовател , а второй выход  вл етс  вторым выходом устройства, отличающеес  тем, что, с целью увеличени  быстродействи , в него введены блоки фиксации адреса, первый и второй дешифраторы , три группы элементов И, группа элементов задержки и три элемента И, первые входы блоков фиксации адреса соединены с выходом регистра номера канала, вторые выходы соединены с входами элементов задержки группы, третьи выходы соединены с вторыми входам , элементов И первой группы, выходы элементов задержки соединены с первыми входами элементов И первой группы, выходы которых соединены с вторыми входами блоков фиксации адреса, первый выход первого блока фиксации адреса о «б соединен с первыми входами вого и второго дешифраторов,первый и четвертый выходы последнего блока фиксации адреса соединены с вторь№Ш и первым входами первого элемента И соответственно, первые выходы промежуточных блоков фиксации адреса соединены с вторыми входами элементов И второй группы и с соответствующим входом второго дешифратора,вторые выходы соединены с вторыми входами элементов И третьей группы, а четвертые - с первыми входами элементов И второй и третьей групп, выходы элементов И второй группы соединены с соответствующими входами первого дешифратора, а выходы элементов И третьей группы соединены с четвертыми входами последующих блоков фиксации адреса, выход первого элемента И соединен с последним входом первого дешифратора , а первый выход последнего бло . ка фиксации адреса соединен с последним входом второго дешифрато

Description

pa, первый и второй выходы второго дешифратора соединены с вторыми входами второго и третьего элементов И соответственно, выход второго элемента И соединен с вторь1ми входами блоков фиксации адреса, а выход третьего элемента И соединен с третьим входом первого блока фиксации адреса , второй выход которого соединен с четвертым входом второго блока фиксации адреса, третий выход блока управлени  соединен с первыми входами второго и третьего элементов И

2. Устройство ПОП.1, отличающеес  Тем, что блок управлени  содержит генератор, четвертьй элемент И, элемент задержки, мультивибратор, выход генератора соединен с вторым входом четвертого элемента И, первый вход которого и вход мультивибратора  вл ютс 

первым входом блока, выход мульти вибратора  вл етс  вторым выходом блока, выход четвертого элемента И соединен с-входом элемента задержки и  вл етс  третьим выходом блока выход элемента задержки  вл етс  первым выходом блока.

3. Устройство по п.1, о т л и. чающеес  тем, что каждый блок фиксации адреса содержит триггер и п тьй элемент И, первый и второй входы п того элемента И  вл ютс  первым и вторым входами блока, четвертый вход блока соединен с четвертым выходом блока, .выход п того элемента И соединен с входом сброса триггера, третий вход блока соединен с входом установки тригге . ра и третьим выходом блока, пр мой и инверсный выходы триггера  вл ютс  первым и вторым выходами блока

Соответственно.

1

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  сбора и обработки аналоговой информации в реальном масштабе времени от несколких датчиков, а также в системах комплексного обучени  и тренажа.

Цель изобретени  - увеличение быстродействи  устройства за счет организации режима избирательного опроса, а также расширение функциональных возможностей.

На фиг.1 представлены структурна  схема устройства дл  ввода информации; на фиг, 2 - схема блока управлени , вход щего в состав устройства; на фиг. 3 - принципиальна  схема блока фиксации.

Устройство содержит коммутатор 1, аналого-цифровой преобразователь (АЦП)2, каналы 3 аналогового входа устройства, выходной канал 4 цифровой информации, блок 5 управлени  канал 6 сопровождени  выходной информации , регистр 7 адреса, элемент И-ИЛИ 8, регистр 9 номера канала,: канал 10 сопровождени  адресов ЭВМ, цифровой вход 11 адресов ЭВМ, блоки 12 фиксации адреса, первый 13

и второй 14 дешифраторы, первую группу.элементов И 15, вторую группу элементов И 16, третью группу элементов И 17, элементы 18-задержки , три элемента И 19-21.

Блок 5 управлени  содержит генератор 22, четвертый элемент И 23, элемент 24 задержки и мультивибратор 25.

Каждый блок 12 фиксации адреса содержит триггер 26 и п тый элемент И 27, соединённые между собой, первый 28, второй 29, третий 30 и четвертый 31 входы, первый 32,второй 33, третий 34, четвертый 35 выходы .

Устройство работает следующим образом. В начале цикла в регистр 9 номера канала записываетс  И -разр дный код. Пор дковый номер разр да регистра соответствует номеру коммутируемого канала. Логическа  единица, записанна  на любой разр д регистра, вызывает в дальнейшем коммутацию соответствующего канала. В начальный момент все триггеры 26 блоков 12 фиксации адреса наход тс  в нулевом состо нии, на втором выходе 29 первого и последнего блоков фиксации и на третьем входе 30 второго и третьего блоков фиксации - логический О, при этом на неинвентирующем выходе первого дешифратора 13 состо ни  триггеров по вл етс  логическа  1. Тактовый импульс от блока 5 управлени , проход  через первый элемент И 19, переписывает в триггеры 26 блоков фиксации состо ние соответствующих |)азр дов регистра 9 номера канала. При этом триггеры коммутируемьк каналов принимают единичное значение. На первом входе 28 блока фиксации, соответств5тощём младшему из коммутируемых каналов, по вл етс  логическа  1, поступающа  на вход первого дешифратора 13, который на выходе вырабатывает код, соответствукцций HOMiepy коммутируемого канала . Данный код поступает на вход коммутатора 1, который производит коммутацию соответствующего канала . После этого из блока 5 управлени поступает сигнал начала преобразовани  на АЦП 2, происходит аналогоцифровое преобразование. После окон чани  преобразовани  АЦП 2 вьщает сигнал окончани  преобразовани , который поступает на блок 5 управлени  на первый вход элемента И 23 вход ждущего мультивибратора 25.Последний вырабатывает импульс сопровождени , поступающий в канал 6 сопровождени  выходной информации. Этот импульс синхронизирует nepe пись выходной информации АЦП 2 в iприемное устройство. При этом на I второй вход элемента И 23 блока управлени  поступает сигнал от гене ратора 22 тактовых импульсов. При совпадении сигнала окончани  преобразовани  АЦП 2 и тактового импульса генератора 22 на выходе элемента И 23 по вл етс  импульс управлени , поступающий на вход первого 19 и второго 20 элементов И и вход элемента 24 задержки блока 5 управлени С выхода элемента 24 задержки импул управлени  поступает на вход АЦП 2 дает разрешение на очередное преобразование сигнала АДП 2. Величина задержки выбрана таким образом , что к моменту по влени  задержанного импульса управлени  заканчиваетс  очередна  комму/Z . 4 таци  канала с учетом всех переходных процессов. Получив сигнал преобразовани  из АЦП 2, блок 5 управлени  вырабатывает новый тактовый импульс, поступающий на вторые входы первого 19 и второго 20 элементов И. Так как на входах дешифратора 14 по вл ютс  логические 1, на инвентирующем выходе дешифратора также по вл етс  логическа  единица, разрешающа  прохождение тактового импульса через второй элемент И 20. Попада  далее на второй вход 29 первого блока фиксации , тактовый импульс сбрасывает триггер 26 этого блока в нулевое состо ние. На первом выходе 32 первого блока фиксации по вл етс  ;логическа  I размещающа  по вление 1 на первом выходе 32 второго блока фиксации.Если триггер 26 второго блока фиксации не установлен в единичное состо ние, то разрешение от первого блока 12 фиксации проходит через третью группу элементов И 17 на ближайший взведенный блок фиксации, который выставл ет 1 на первом выходе 32. Отработав один такт, этот блок дает разрешение следующему взведенному блоку. Далее цикл повтор етс . Если триггер 26 первого блока 12 фиксации не взведен, то тактовый импульс по вл етс  на третьем выходе 34 первого блока фиксации, проходит через его первую группу элементов И 15 и, проход  последовательно через блоки фиксации, сбрасывает первый ближайший триггер 26 взведенного блока, следующий тактовый импульс сбрасывает следующий взведенный блок фиксации. После отработки всех взведенных блоков фиксации на всех входах дешифратора 14 состо ни  триггеров устанавливаетс  о, что вызывает по вление 1 на неинвентирующем выходе дешифратора. Следующий тактовый импульс,пройд  через первый элемент И 19, попадает на первые входы 28 всех блоков фиксации и переписывает в триггеры 26 состо ние разр дов регистра 9 номера канала, затем цикл повтор етс . В устройстве предусмотрена возожность непосредственной адресации т ЭВМ в коммутатор 1. При этом прозводитс  запись адреса коммутируеого канала от ЭВМ в регистр 7 ад5 -12 реса. Выбор информации дл  коммутатора 1 от регистра 7 адреса или от первого дешифратора 13 производитс  элементом И-ИЛИ 8, управление которым осуществл ет ЭВМ по каналу 10 сопровождени  адресов ЭВМ. Таким образом,предлагаемое устройство позвол ет сократить врем  опроса 72 источников аналогичных сигналов от различных датчиков, что важно при работе с ЭВМ в реальном масштабе времени. Устройство может широко примен тьс  в системах управлени  технологическими процессами, где необходима высока  точность преобразовани  параметров сигналов дат .чиков.

Фиг.З

Claims (3)

1. УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ, содержащее коммутатор, аналого-цифровой преобразователь, блок управления, регистр номера канала, регистр адреса и элемент ИИПИ, первый вход коммутатора является первым входом устройства, первые входы элемента И-ИЛИ и регистров номера канала и адреса являются вторым входом устройства, вторые входы регистров номера канала и адреса являются третьим входом устройства, выход регистра адреса соединен с вторым входом элемента И-ИЛИ, выход которого соединен с’ вторым входом коммутатора, выход которого соединен с первым входом аналого-цифрового преобразователя, первый выход которого соединен с первым входом блока управления, второй является первым выходом устройства, первый выход блока управления соединен с вторым входом аналого-цифрового преобразователя, а второй выход является вторым выходом устройства, отличающееся тем, что, с целью увеличения быстродействия, в него введены блоки фик- сации адреса, первый и второй дешифраторы, три группы элементов И, группа элементов задержки и три элемента И, первые входы блоков фиксации адреса соединены с выходом регистра номера канала, вторые выходы соединены с входами элементов задержки группы, третьи выходы соединены с вторыми входам*·, элементов И первой группы, выходы элементов задержки соединены с первыми входами элементов И первой группы, выходы которых соединены с вторыми входами блоков фиксации адреса, первый . выход первого блока фиксации адреса соединен с первыми входами первого и второго дешифраторов,первый и четвертый выходы последнего блока фиксации адреса соединены с вторыми и первым входами первого элемента И соответственно, первые выходы промежуточных блоков фиксации адреса соединены с вторыми входами элементов И второй группы и с соответствующим входом второго дешифратора,вторые выходы соединены с вторыми входами элементов И третьей группы, а четвертые - с первыми входами элементов И второй и третьей групп, выходы элементов И второй группы соединены с соответствующими входами первого дешифратора, а выходы элементов И третьей группы соединены с четвертыми входами последующих блоков фиксации адреса, выход первого элемента И соединен с последним входом первого дешифратора, а первый выход последнего блока фиксации адреса соединен с последним входом второго дешпфратоSU,1200272 ра, первый и второй выходы второго дешифратора соединены с вторыми входами второго и третьего элементов И соответственно, выход второго элемента И соединен с вторыми входами блоков фиксации адреса, а выход третьего элемента И соединен с третьим входом первого блока фиксации адреса, второй выход которого соединен с четвертым входом второго блока фиксации адреса, третий выход блока управления соединен с первыми входами второго и третьего элементов И.

2. Устройство по π. 1, отличающееся тем, что блок управления содержит генератор, четвертый элемент И, элемент задержки, мультивибратор, выход генератора соединен с вторым входом четвертого элемента И, первый вход которого и вход мультивибратора являются первым входом блока, выход мультивибратора является вторым выходом блока, выход четвертого элемента И соединен с-входом элемента задержки и является третьим выходом блока, выход элемента задержки является первым выходом блока.

3. Устройство по п.1, о т л и. чающееся тем, что каждый блок фиксации адреса содержит триггер и пятый элемент И, первый и второй входы пятого элемента И являются первым и вторым входами блока, четвертый вход блока соединен с четвертым выходом блока, выход пятого элемента И соединен с входом сброса триггера, третий вход блока соединен с входом установки тригге. ра и третьим выходом блока, прямой и инверсный выходы триггера являются первьм и вторым выходами блока 'соответственно.