SU1441384A1 - Устройство сортировки чисел - Google Patents

Устройство сортировки чисел Download PDF

Info

Publication number
SU1441384A1
SU1441384A1 SU864035265A SU4035265A SU1441384A1 SU 1441384 A1 SU1441384 A1 SU 1441384A1 SU 864035265 A SU864035265 A SU 864035265A SU 4035265 A SU4035265 A SU 4035265A SU 1441384 A1 SU1441384 A1 SU 1441384A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
elements
inputs
trigger
Prior art date
Application number
SU864035265A
Other languages
English (en)
Inventor
Виталий Андреевич Вышинский
Борис Михайлович Тихонов
Наталия Анатольевна Карпенко
Original Assignee
Институт кибернетики им.В.М.Глушкова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт кибернетики им.В.М.Глушкова filed Critical Институт кибернетики им.В.М.Глушкова
Priority to SU864035265A priority Critical patent/SU1441384A1/ru
Application granted granted Critical
Publication of SU1441384A1 publication Critical patent/SU1441384A1/ru

Links

Landscapes

  • Communication Control (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  построени  устройств сорiO тировки и упор дочивани  чисел. Цельн изобретени   вл етс  повьшение быстродействи . Устройство содержит т- разр дные кольцевые регистры сдвига 1, элементы И 2, элементы ИЛИ 3, эле- ;менты 2И-ИЛИ 4, триггеры 5, 6, 7, управл ющий элемент И-ИЛИ 8, блок управлени  9. Устройство выполн ет анализ разр дов сортируеьвлх чисел, начина  со старших разр дов, выбор . максимального из них, затем исключени  максимального числа из последовательности чисел, выбор максимального числа из оставшихс  чисел и т.д. до упор дочивани  всей последовательности чисел. 1 з.п. ф-лы, 2 ип. (Л 00 00

Description

Изобретение относитс  к вычислительной технике и может быть использовано дл  построени  устройств сортировки , ранжировки и упор дочивани  чисел.
Целью изобретени   вл етс  повышение быстродействи ,
На фиг. 1 изображено устройство сортировки чисел, на фиг. 2 - блок управлени .
Устройство (фиг. 1) содержит т- разр дные кольцевые регистры 1 сдвига , элементы И 2, элементы ИЛИ 3, элементы 2И-ИЛИ 4, триггеры 5-7, управл ющий элемент И-ИЛИ 8, блок 9. управлени , вход 10 запуска, выхода 11-17 блока управлени , адресный выход 18, выход 19 отсортированного числа, информационные входы.
Блок управлени  содержит двойной триггер 20, генератор 21 импульсов, счетчик 22, дешифратор 23, элементы И 24 и 25, элемент НЕ 26, э лемент И 27, элемент НЕ 28.
В кольцевые регистры 1,-1п каждого модул  устройства массив сортируемых чисел записьшаетс  любым известным способом. По сигналу, поступающему на вход 10 блока 9 управлени  с помощью синхроимпульсов сГ, и t поступак цих из генератора. 21 импульсоб, двойной триггер 20, триггеры 5-7 всех модулей устанавливаютс  в состо ние 1, этими же сигналами управлени  и синхроимпульсами счетчик 22 устанавливаетс  в состо ние О, После этого установившеес  состо ние 1 двойного триггера 20 с помс цью очередной серии синхроимпульсов о, и 2 устанавливает счетчик 23 в состо ние 000...01 (младшие разр ды справа). Это же единичное состо ние триггера 20 разрешает прохождение синхроимпульсов &, и Г через элемент И 24 на кольцевые регистры каждого модул . С помощью этих синхроимпульсов начинает сдвигатьс  на один двоичный разр д информаци  в кольцевых регистрах Ij-l. Допустим, что в старшем разр де одного из кольцевых регистров 1,- 1 равна 1, тогда на выходе управл ющего элемента И-ИЛИ 8 сигнал будет равен единич ному состо нию, т.е. состо нию, разрешающему прохождение сигналов через схемы И элементов 2И-ИЛИ 4. Другими словами, нулевое состо ние, например , . в старшем разр де кольцевого регистра 1 одного из модулей поступает через первый вход элемента
2И-ИЛИ 4 на его выход. С приходом синхроимпульса , с выхода 16 блока 9 управлени  поступает сигнал, который устанавливает триггер 5 в состо ние О. Второй синхроимпульс
0 Tj, поступающий с выхода 17 блока управлени , устанавливает триггер 7 в состо ние О. Состо ние старшего разр да всех кольцевых регистров пе- реписьшаетс  в самый младший их раз5 р д. На место старшего разр да поступает значение цифры разр да с весом на единицу меньше. Аналогично выход старшего разр да всех кольцевых регистров 1,-lf, в случае единичного
0 состо ни  на выходе управл ющего
элемента И-ИЛИ действует на соответствующие триггеры 5 и 7.
Если выход управл ющего элемента И-ИЛИ 8 соответствует нулевому сос5 то нию, а этой случай, когда все
цифры кольцевых регистров 1|-1, рассматриваемого разр да равны нулю, вс элементы И-ИЛИ, одним из входов ко- торых  вл ютс  инверсные выходы коль0 цевых регистров -In, закрыты, и сброс триггеров 5 и 7 устройства в состо ние О с приходом синхроимпульсов , и Га не осуществл етс . В этом случае инфору ци  в кольцевых
- регистрах сдвинетс  на один разр д. Сброс триггеров 5 и 7 в состо ние О свидетельствует о том, что число (содержимое данного кольцевого регистра)  вл етс  медьаим пи
О величине, чем числа (других кольце- вых регистров 1 других модулей), соответствующие триггеры 5 и 7 которых наход тс  в состо нии 1. Управл ющий элемент И-ШШ 8 исключает
5 их операции сортировки с помощью сиг нала, поступающего из пр мого выхода данного триггера 7. Нулевое состо ние этого выхода блокирует.информацию , поступающую из кольцевого ред гистра 1; на соо-йветствующий вход управл ющего элемента И-ИЛИ 8. Эта блокировка действув.т в течение очередных сдвигов в кольцевых регистрах Ij-ln до окончани  полного цикла сдвига, кото1 1й - измер етс  количеством сдвигов, равных т, где m - разр дность чисел. В течение тп-го сдвига, а именно на этапе действи  синхроимпульса С помощью сигнала.
5
поступающего с блока 9 управлени  с выхода 15, i-й триггер 6 сбрасывает- м  в состо ние О, если соответствующий триггер 5 в это врем  находитс  в состо нии О, С наступлением состо ни  счетчика 22 блока 9 управлени , равного числу т, подача синхроимпульсов с выходов 16 и 17 на входы кольцевых регистров прекращаетс . Это осуществл етс  подачей запрещающего сигнала из дешифратора 23 на элемент И 28. В это же врем  (состо ние счетчика 23, равное числу т) происходит перезапись состо ни  i-ro триггера 6 в триггер 5. Пр мые выходы триггеров 7  вл ютс  адресными выходами 18 устройств, с них считываетс  адрес наибольшего числа из чисел, сортируе№1Х в тече- i ние предьщущих m сдвигов. Само же это число считьюаетс  в течение этих m сдвигов поразр дно на выход 19.
После m сдвигов в течение действи  очередной посьшки пары синхроимпульсов t, и t j состо ни  триггеров 5 и 7 приобретают состо ние триггера 6 предлагаемого устройства, i-e . триггеры 5 и 7 каждого модул  будут в состо нии О, если в соответствующем i-M кольцевом регистре 1 находитс  число, ранее отсортированное в ранг больших чисел. Состо ние О пр мого выхода триггера 7 иск- лючает из дальнейшей сортировки соответствующий кольцевой регистр 1 с помощью управл ющего элемента И- ИЖ 8.
Состо ние 1 триггеров 5 и 7 говорит о том, что содержимое соответствующего . регистра, исключенное в течение предьщущ ей сортировки (т сдвигой), теперь участвует в copf тировке. Процедура очередного этапа сортировки соответствует ранее описанной процедуре, т.е. в течение очередных сдвигов на выход 19 устройства последовательно поступает разр д за разр дом следующее по величине число из сортируемого массива, а по окончании т-го сдвига на выход 18 поступает этого числа.

Claims (2)

1. Устройство сортировки чисел , содержащее п т-разр дных кольцевых регистров сдвига, где п - чис-
0
5
0
5
ло сортируемых чисел, информационные входы которых  вл ютс  информационными входами устройства, управл ющий элемент И-ИЛИ, п элементов 2И-ИЛИ два элемента И, элемент ИЛИ, блок управлени , причем пр мой выход старшего разр да i-ro m-разр дного кольцевого регистра сдвига (i 1, ..., п) соединен с управл ющим входом i-ro элемента И управл ющего элемен-п та И-ИЛИ, отличающеес  тем, что, с целью повьштени  быстродействи , в устройство введены три группы триггеров п-2 элементов И, п-1 элементов ИЛИ, причем инверсный выход старшего разр да i-ro m-разр дного .кольцевого регистра сдвига соединен с первым входом первого элемента И i-ro элемента 2И-Ш1И, выход которого соединен с входом установки в О i-ro триггера первой групйы, пр мой выход которого подключен к входу установки в О i-ro триггера второй группы и входу установки в единичное состо ние i-ro триггера третьей группы, пр мой выход которого  вл етс  1-м адресным выходом устройства и соединен с информациой- ным входом i-ro элеьйнта И управл ю щего элемента И-ИЛИ, выход которого ,  вл етс  выходом отсортированного числа устройства и соединен с вторьш входом второго элемента И i-ro эле- 5 мента 2И-Ш1И, вход запуска устройства подключен к первым входам всех элементов ИЛИ, входам установки в единичное cocJгo ниe всех триггеров второй группы и входу запуска блока управлени , первый и второй выходы которого подключены к входам управлени  сдвигом всех т-разр дных регистров сдвига, а третий выход соединен с первыми входами всех элементов И, всех вторых элементов И, всех элементов 2И-ИЛИ, выход i-ro элемен та И подключен к второму входу i-ro элемента ИЛИ, выход которого соединен с входом установки в единичное , состо ние i-ro триггера первой группы , инверсш.1й выход которого подключен к входу установки в О i-ro триггера третьей группы, пр мой и инверсный выходы i-ro триггера второй группы соединены с вторыми входами соответственно i-ro элемента И и второго элемента И i-ro элемента 2И-Ш1И, четвертый, п тый и шестой выходы блока управлени  соединены с синхро
0
0
5
0
5
входами триггеров соответственно первой, второй и третьей групп.
2. Устройство по п. 1, отличающеес  тем, что блок управлени  содержит генератор импуль- сов, двойной триггер, счетчик, дешифратор , три элемента И и два элемента НЕ, причем выходы генератора импульсов подключены к синхровходам двойного.триггера, первым входам соответственно первого и второго элементов И и счетным входам счетчика , выходы разр дов которого соединены с входами дешифратора, выходы которого соединены соответственно с третьим выходом блока управлени  и вторыми входами первого и второго
413846
элементов И, выходы которых  вл ютс  соответственно четвертым и п тым выходами блока управлени , а выход g второго элемента И через первый элемент НЕ - с шестым выходом блока управлени , вход запуска блока управлени  подключен к входу установки в О счетчика и ииформационному входу 10 двойного триггера, выход которого соединен с управл ющим входом счетчика и первым входом третьего элемента И, второй выход которого соединен с первым выходом генератЬра 15 импульсов, а выход  вл етс  первым выходом блока управлени  и через .второй элемент НЕ соединен с вторым выходом блока управлени .
У/
SU864035265A 1986-03-10 1986-03-10 Устройство сортировки чисел SU1441384A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864035265A SU1441384A1 (ru) 1986-03-10 1986-03-10 Устройство сортировки чисел

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864035265A SU1441384A1 (ru) 1986-03-10 1986-03-10 Устройство сортировки чисел

Publications (1)

Publication Number Publication Date
SU1441384A1 true SU1441384A1 (ru) 1988-11-30

Family

ID=21225736

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864035265A SU1441384A1 (ru) 1986-03-10 1986-03-10 Устройство сортировки чисел

Country Status (1)

Country Link
SU (1) SU1441384A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 478303, кл. G 06 F 7/04, 1973. Авторское свидетельство СССР 826339, кл. G 06 F 7/06, 1979. *

Similar Documents

Publication Publication Date Title
SU1441384A1 (ru) Устройство сортировки чисел
SU1363209A1 (ru) Устройство приоритета
SU1397936A2 (ru) Устройство дл перебора сочетаний
SU1030797A1 (ru) Устройство дл сортировки @ @ -разр дных чисел
SU1728975A1 (ru) Устройство выбора каналов
RU1781680C (ru) Устройство дл сортировки чисел
SU790304A1 (ru) Коммутатор
SU1606973A1 (ru) Устройство дл сортировки чисел
SU898409A1 (ru) Распределитель импульсов
SU1644128A1 (ru) Устройство дл сортировки чисел
SU1173402A1 (ru) Генератор чисел
SU1037246A1 (ru) Устройство дл сортировки чисел
RU1783512C (ru) Устройство дл сортировки чисел
RU1791812C (ru) Устройство дл сортировки чисел
SU661748A1 (ru) Устройство промежуточной пам ти разравнивающего типа
SU1104503A1 (ru) Устройство дл сравнени @ двоичных чисел
SU826339A1 (ru) Устройство дл сортировки чисел
SU729586A1 (ru) Устройство дл сравнени чисел
SU838701A1 (ru) Устройство дл формировани кратчай-шЕгО пуТи B цифРОВОй СЕТи СВ зи
RU2024057C1 (ru) Устройство для исследования сетей петри
SU1488825A1 (ru) Изобретение относится к автоматике и вычислительной технике и может быть использовано
SU1156251A1 (ru) Многокаскадный счетчик с контролем
SU1644137A1 (ru) Устройство дл случайного перебора перестановок
SU1716515A1 (ru) Устройство циклического приоритета
SU1180917A1 (ru) Генератор перестановок