SU898409A1 - Распределитель импульсов - Google Patents

Распределитель импульсов Download PDF

Info

Publication number
SU898409A1
SU898409A1 SU802906202A SU2906202A SU898409A1 SU 898409 A1 SU898409 A1 SU 898409A1 SU 802906202 A SU802906202 A SU 802906202A SU 2906202 A SU2906202 A SU 2906202A SU 898409 A1 SU898409 A1 SU 898409A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
group
bit
output
last
Prior art date
Application number
SU802906202A
Other languages
English (en)
Inventor
Вячеслав Филиппович Гузик
Рудольф Михайлович Крюков
Иван Михайлович Криворучко
Борис Сергеевич Секачев
Original Assignee
Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Таганрогский радиотехнический институт им.В.Д.Калмыкова filed Critical Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority to SU802906202A priority Critical patent/SU898409A1/ru
Application granted granted Critical
Publication of SU898409A1 publication Critical patent/SU898409A1/ru

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

1
Изобретение относитс  к вычислительной технике и предназначено дл  использовани  в стендах проверки решающих блоков цифровых интегрирующих структур.
Известны распределители импульсов содержащие п-разр дный сдвигающий регистр, п двухвходовых элементов И и многовходовой элемент И. Распределители предназначены дл  использовани  в блоках управлени  цифровых интегрирующих структур и в стендах проверки решающих блоковэтих структур U1 и 12 .
Однако такие распределители импульсов не позвол ют мен ть число выдаваемых распределенных временных импульсов.
Наиболее близким к предлагаемому техническим решением  вл етс  распределитель импульсов, содержащий п-разр дный сдвигающий регистр, п двухвходовых элементов И и многовходовой элемент А, причем нулевые выходы четных разр дов п-разр дного сдвигающего регистра за исключением последнего разр да соединены со входами многовходового элемента И, выход которого соединен с информационйым входом п-разр дного сдвигающего
регистра, вход синхронизации которорого соединен с тактирующим входом распределител  импульсов,входы каждого из п-двухвходовых элементов И соединены с единичными выходами соседних разр дов п-разр дного сдвигающего регистра, включа  и пару первого с последним разр дом, а выходы двухвходовых элементов И соединены с
10 группой выходов распределенных временных импульсов 3.
Недостатком .этого распределител  импульсов  вл етс  то, что он не позвол ет мен ть число вьщаваемых рас15 пределительных временных импульсов. В то же врем , в стендах проверки решающих блоков дл  проверки различных решающих блоков с различной длиной разр д ной сетки подинтегральной функции
требуютс  распределители импульсов, в которых число выдаваемых временных импульсов могло бы измен тьс .
Цель изобретени  - расширение функциональных возможностей распределител  имп-ульсов за счет обеспечени  возможности изменени  числа вьщаваемых временных импульсов.
Поставленна  цель достигаетс  тем, что в распределитель импульсов, содержащий п-разр дный сдвигающий реистр , группу из (п-1) двухвходовых лементов И и многовходовой элемент , причем нулевые выходы четных раз дов п-разр дного сдвигающего реистра за исключением последнего раз да соединены со входами многовхоового элемента И, выход которого оединен с информационным входом пазр дного сдвигающего регистра,вход инхронизации которого соединен с тактирующим входом распределител  иглпульсов, входы каждого i-го двухвходового элемента И первой группы (i l,...,n-l) соединены с единичными выходами i-го и {1 + 1)-го- разр дов п-разр дного сдвигающего регистра, выход каждого двухвходового элемента И первой группы соединен с выходами распределител  импульсов, дополнительно введены К двухразр дных сдвигающих регистров, четыре группы элементов И, две группы элементов ИЛИ и две группы элементов НЕ, причем единичный выход последнего разр да п-разр дного сдвигающего регистра и единичный выход последнего разр да каждого двухразр дного сдвигаю- . щего регистра за исключением последнего двухразр дного сдвигающего регистра , подключены к первым входам соответствующих элементов И второй группы, выходы которых соединены с информационными входами соответствующих двухразр дных сдвигающих регистров , входе синхронизации каждого из которых соединен с тактирующим входом распределител  импульсов, выход ка}хдого элемента И второй группы соединен со входом соответствующего элемента НЕ первой группы и с первым входом соответствующего элемента и третьей группы, второй вход ка;хдого из которых соединен с единичным выходом первого разр да соответствующего двухразр дного сдвигающего регистра, единичные выходы первого и второго разр дов каждого двухрахр дного сдвигающего регистра соединены со входами соответствующих элементов И четвертой группы, единичный выход последнего разр да п-разр дного сдвигающего регистра и единичный пыход последнего разр да каждого двухразр дного сдвигающего регистра соединены с перВЕЛМи входами соответствующих элементов И п той группы, второй вход каждого из которых соединен с единичным выходом первого разр да п-разр дного сдвигающего регистра, а третийвход каждого элемента И п той группы за исключением последнего элемента И соединен с выходом соответствующего элемента НЕ второй группы, вход каждого из кЙторых за исключением последнего соединен с выходом соответствующего элемента ИЛИ первой группы, первый вход ка/кдого из которых соединен с соответствующим управл ющим входом группы управл ющих входов распределител  импульсов, выход каждого последующего элемента ИЛИ первой группы за исключением первого элемента ИЛИ этой 5 группы соединен со вторым входом предыдущего элемента ИЛИ первой группы , второй вход каждого .элемента и второй группы за исключением последнего элемента И этой группы соединен.
Q с выходом соответствующего элемента ИЛИ первой группы, а второй вход последнего элемента ИЛИ первой группы и вход последнего элемента НЕ второй группы соединены с последним управс л ющим входом из группы управл ющих входов распределител  импульсов, выход каждого элемента НЕ первой группы соединен со второй группой входов многовходового элемента И, выход каждого элемента И третьей группы и каждого элемента И п той группы за исключением- последнего элемента И этой группы соединены с первым и вторым входами соответствующих элементов ИЛИ второй группы, выход
5 каждого Элемента ИЛИ второй группы, каждого элемента И четвертой группы и выход последнего элемента И п той группы соединены с выходами распределител  импульсов. На чертеже представлена схема распределител  иг.отульсов .
В состав распределител  импульсов вход т п-разр дный сдвигающий регистр 1, многовходовой элемент И
5 2, двухвходовые элементы И 3, двухразр дные сдв-игающие регистры 4, элементы И 5, элементы НЕ б, элементы И 1, элементы И 8, элементы И 9, элементы НЕ 10, элементы ИЛИ 11,
() элементы ИЛИ 12, управл ющие входы 13, тактирующий вход 14, выходы 15.
Нулевые выходы четных разр дов п-разр дного сдвигающего регистра 1 за исключением последнего разр да соединены с первой группой входом многовходового элемента И 2, выход которого соединен с информационным входом п-разр дного сдвигающего регистра 1. Входы ка кдого из (п-1)-го
-. двухвходовых элементов И 3 соединены
с единичными выходами соседних разр дов п-разр дного сдвигающего регистра 1. Единичный выход последнего разр да п-разр дного сдвигающего регистра 1 и единичный выход последнего разр да камдзого из К двухразр дных сдвигающих регистров 4 за исключением последнего двухразр дного сдвигающего регистра 4 соединены последовательно через Соответствующие
0 элементы И 5 с информационными входами соответствующих двухразр дных сдвигающих регистров 4. Выход каждоТо элемента И 5 соединен со входом соответствующего элемента НЕ б со
5 входом соответствующего элемента И 7, второй вход каждого из которых соединен с единичным выходом первого разр да соответствующего двухразр дного сдвигающего регистра 4. Единичные выходы первого и второго разр дов каждого двухраэр дного сдвигающего регистра 4 соединены со входами соответствующих элементов И О, Единичный выход последнего разр да п-разр дного сдвигающего регистра Iи единичный выход последнего разр  да каждого двухразр дного сдвигающего регистра 4 соединены также с первым входом соответствующих элементов И 9, второй вход каждого из которых Соединен с единичным выходом первого разр да п-разр дного сдвигающего регистра 1. Третий вход ка;кдого элемен та И 9 за исключением последнего эл мента И 9 соединен с выходом соответ ствующего элемента НЕ 10, вход каждо го из которых за исключением последнего соединен с выходом соответству|ющего элемента ИЛИ 11, первый вход каждого из которых соединен с соответствующим управл ющим входом 13 распределител  импульсов. Выход каждого последующего элемента ИЛИ 11 за исключением первого элемента ИЛИ 11 соединен со вторым входом соответствующего предьщущего элемента ИЛИ 11 Второй вход каждого элемента И 5 за исключением последнего элемента И 5 coiiMii; J:i с выходом соответствующего элемента ИЛИ 11. Второй вход последнего элемента И 5, вход последнего элемента НЕ 10 и второй вход последнего элемента ИЛ IIсоединен с последним управл ющим входом 13 распределител  импульсов. Выход каждого элемента НЕ 6 соединен со входом многовходового элемента И 2. Выход каждого элемента И 7 и каждого элемента И 9 за исключением последнего элемента И 9 соединены с первым и вторым входами соответствующих элементов ИЛИ 12..Вход синхронизации п-разр дного сдвигающего регистра 1 и вход синхронизации каждого двухразр дного сдвигающего регистра 4 соединены с тактирующим входом 14 распределител  импульсов. Выход каждого двухвходового элемента И 3, выход каждого элемента И 8, выход последнего элемента И 9 и выход каждого элемента ИЛИ 12 соединены с выходами 15. Распределитель импульсов работает следующим образом. Перед началом работы производитс  установка требуемого количества выдаваемых распределенных временных импульсов, которое определ етс  числом разр дов регистра подынтегральной функции и зависит от количества подсоедин емых к п-разр дному сдвигающему регистру 1 двухразр дных сдвигающих регистров 4. При этом . число выдаваемых временных импульсов может изменитьс  от п до ln+2K). Осущ зствл етс  установка требуемого количества выдаваемых временных импульсов подачей разрешающего сигнала на соответствующий управл ющий вход 13. Так, если необходимо получать п+2К) временных импульсов к-к;), то на К -тый управл ющий вход 13 подаетс  потенциал, который проходит через соответствующий элемент ИЛИ 11 и откроет соответствующий элемент И 5 и через соответствующий элемент НЕ 10 закроет соответствующий элемент И 9. Кроме того, сигнал с выхода этого элемента ИЛИ 11 пройдет через все предьщущке элементы ИЛИ 11, закроет все предыдущие элементы и 9 и откроет все предыдущие элементы И 5, соединив последовательно п-разр дный сдв-игающий регистр 1 и К двухразр дный сдвигающих регистров 4 (п - четное число). Кроме того, после включени  источника питани  через тактирующий вход 14 на вход синхронизации регистра 1 и каждого регистра 4.поступ т тактирующие импульсы, которые осуществ т сдвиг той случайной информации,котора  записываетс  в регистры при включении источника питани , и так-как регистры не закольцованы, то в результате происходит их обнуление. После обнулени  регистра 1 и регистров 4 на все входы многовкодового элемента И 2 поступ т единичные сигналы и в результате на выходе этого элемента по витс  тоже единичный сигнал, который поступит на информационный вход сдвигающего регистра 1 и по тактирующему импульсу в первый разр д этого регистра запишетс  единица . В следующем такте подачей тактирующего сигнала на вход 14 эта единица сдвинетс  во второй разр д сдвигающего регистра 1, а в первый разр д запишетс  нова  единица. Сигналы с единичных выходов соседних разр дов регистра 1 поступают на входы двухвходовых элементов И 3 и на их выходах образуЕОтс  распределенные временные импульсы. Причем при записи единицы во второй разр д на одном из входов многовходового элемента И 2 по витс  нулевой сигнал, поступающий с нулевого выхода второго разр да регистра 1, Этот сигнал закроет элемент И 2 и прохо;едение сигнала на информационный вход регистра 1 прекратитс . Записанный в сдвигающий регистр 1 сигнал, представл ющий собой две единицы в соседних разр дах, сдвигаетс  до последнего разр да и производить выработку (п-1 ) распределенных временных импульсов. После того, как записанный в регистр 1 сигнал сдвинетс  в последние два разр а , откроетс  последний элемент И 3 и выработаетс  (п-1)-ый временной импульс. Одновременно на BCGX DXOдах -элемента И 2, соединенных с нулевыми выходами четных разр дов регистра 1 за исключением последнего разр да , единичный,сигнал, но в то же врем , так как на вход первого элемента И 5 с выхода первого элемента ИЛИ 11 поступает разрешающий сигнал, то единичный сигнал с единичного выход;а последнего разр да регистра 1 одновременно поступит на информационный вход первого двухразр дного сдвигающего регистра 4 и черезпервый элемент НЕ б - на соответствующий вход многовходового элемента И 2, запреща  тем самым поступление новой единицы на информационный вход регистра 1.
Тогда в следующем такте в первый разр д первого двухразр дного сдвигающего регистра 4 запишетс  единица а единица из предпоследнего разр да регистра 1 перезапишетс  в последний разр д регистра 1 и в результате на выходе первого элемента И 7 по витс  п-ый временной импульс, который через соответствующий элемент ИЛИ 12 поступит на соответствующий выход группы выходов 15. В следующем такте единицы записываютс  в первый и второй разр ды первого двухразр дного регистра 4 и на выходе первого элемента И 8 по витс  следующий (п-{-1)-ый временной импульс, а единичный сигнал с единичного выхода второго разр да первого регистра 4, пройд  через открытый элемент И 5, .поступит на информационный вход следующего Двухразр дного сдвигающего регистра 4 и через соответствующий элемент НЕ б на соо.тветствующий. вход многовходового элемента И 2, запреща  поступление единичного сигнала на информационный вход регистра 1,
В следующем такте произойдет сдви сигнала, состо щего из двух единиц, еще на один разр д и сдвиг этого сигнала и выработка соответствующих временных импульсов продолжаетс  до тех пор, пока этот сигнал не пройдет последний открытый .элемент И 5 и не запишетс  в первый и второй разр д последнего двухразр дного сдвигающего регистра 4 из К двухразр дных регистров 4, подсоединенных к регистРУ 1.
В результате на выходе соответствующего элемента И 8 по витс  предпоследний временной импульс. В то же врем , так как (К+1)-ый элемент И 5 второй группы этих элементов,подключенный к выходу К-ого двухразр дного сдвигающего регистра 4, закрыт, то единичный сигнал с единичного выхода второго разр да этого регистра 4 не пройдет через этот элемент И 5 и соответствующий элемент НЕ б и не поступит на вход многовходового элемента И 2, и таким образом, на всех входах второй группы входов элементов и 2, так же как и на всех входах первой группы входов этого элемента, единичные сигналы. В результате на выходе элемента И 2 тоже единичный сигнал, который поступает на информационный вход сдвигающего регистра 1. Тогда в следующем такте в первый разр д регистра 1 запишетс  нова  единица,а единица из предпоследнего разр да К -ого двухразр дного регистра 4 запишетс  в последний. В результате на выходе соответствующего элемента И 9, входы которого подключены к единичному выходу второго разр да К-ого двухразр дного регистра 4, к единичндму выходу первого разр да регистра 1 и к выходу (К +1)-го элемента НЕ 10 (на входе этого элемента НЕ 10 нулевой сигнал, так как единичный сигнал подан при подготовке к работе на К-ый управл ющий вход 13) по витс  последний (п+2 К )-временной импульс, а в следующем такте единицы записываютс  уже в первый и второй разр ды сдвигающего регистра 1 и выработка распределенных временных импульсов начнетс  уже в новом цикле .
Таким образом введение новых узлов в распределитель импульсов позвол ет расширить его функциональные возмолсности за счет обеспечени  возможности измен ть число выдаваемых временных импульсов и тем самым дает возможность изготовл ть дл  проведени  наладки решающих блоковцифровых интегрирующих структур с различной длиной разр дной сетки подынтегральной функции всего лишь один стенд проверки, а не несколько различных, что сокращает затраты на изготовление проверочной аппаратуры и уменьшает врем  изготовлени  проверочной аппаратуры.

Claims (3)

  1. Формула изобретени 
    Распределитель импульсов, содержащий п-разр дный сдвигающий регистр, группу из (n-t) двухвходовых элементов И и многовходовой элемент И, причем нулевые выходы четных разр дов п-разр дного сдвигающего регистра за исключением последнего разр да соединены со входами многовходового элемента И, выход которого соединен с информационным входом п-разр дного сдвигающего регистра, вход синхронизации которого соединен с тактирующим входом распределител  импульсов, входы каждого i-ro двухвходового элемента И первой группы (,..,n-1) соединены с единичными выходами i-го и (i +1)-го разр дов п-разр дного сдвигающего регистра, выход каждого двухвходового элемента И первой группы соединен с выходами распределител  импульсов, отличающийс   тем, что, с целью расширени  функциональных возможностей за счет изменени  числа выдаваемых импульсов в него дополнительно введены К двухразр дных сдвигающих регистров, четы ре группы элементов И, две группы элементов ИЛИ и две группы элементов НЕ,причем единичный выход последнего разр да п-разр дного сдвигающего регистра и единичный выход последнего разр да каждого двухразр дного сдвигающего регистра з.а исключением последнего двухразр дного сдвигающего регистра, подключены к вхо дам соответствующих элементов И второй группы, выходы которых соединены с информационными входами соответствующих двухразр дных сдвигающих регистров , вход синхронизации каждого из которых соединен с тактирующим входом распределител  импульсов, выход каждого элемента И второй группы соединен со входом соответствующего элемента НЕ первой группы и с первым ,входом соответствующего элемента И третьей группы, второй вход каждого из которых соединен с единичным выходом первого разр да соответствующего двухразр дного сдвигающего регистра, единичные выходы первого и второго разр дов каждого двухразр дного сдвигающего регистра соединены со входами соответствуккцих элементов И четвертой группы, единичный выход последнего разр да п-разр дного сдвигающего регистра и единичный выход последнего разр да каждого двухразр дного сдвигающего регистра соединены с первыми входами соответствующих элементов И п той группы, второй вход каждого из которых соединен с единичным выходом первого разр да п-разр дного сдвигаю щего регистра, третий вход каждого элемента И п той группы за исключена ем последнего элемента И соединен с выходом соответствующего-элемента НЕ второй группы, вход каждого из которых . за исключением последнего соединен с выходом соответствующего элемента ИЛИ первой группы, первый вход каждого из которых соединен с соответствующим управл ющим,входом группы управл ющих входов распределител  импульсов, выход каждого последующего элемента ИЛИ первой группы за исключением первого элемента ИЛИ этой группы соединен со вторым входом предьщущего элемента ИЛИ первой группы, второй вход каждого элемента И второй группы за исключением последнего элемента И этой группы соединен с выходом соответствующего элемента ИЛИ первой группы, второй вход последнего элемента и второй группы, второй вход последнего элемента ИЛИ первой группы и вход последнего элемента НЕ второй группы соединены с последним управл ющим входом из группы управл ющих вход.ов распределител  импульсов, выход каждого элемента НЕ первой группы соединен со входом многовходового элемента И, выход каждого элемента И третьей группы и каждого элемента И п той группы за исключением последнего элемента И этой группы соединены с первым и вторым входами соответствующих элементов ИЛИ.второй группы, выход кшкдого элемента ИЛИ второй группы, каждого элемента И четвертой группы и выход последнего элемента И п той группы соединены с выходами распределител  импульсов. Источники информации, прин тые во внимание при экспертизе 1.Разработка однородной цифровой интегрирующей структуры на основе цифрового решающего модул  дл  реализации решающей части систем автоматического регулировани . Отчет по НИР, Гос.per, № 70016121, инв. № Б 309218, Таганрог, 1973, кн. 1, с. 119-120.
  2. 2.Исследование принципов построени  спецвычислени  дл  автоматического управлени  автономными адоптивными работами на основе однородных ЦИС. Отчет по НИР, Гос.per.№ 76059197, инв. № Б 564787. Таганрог, 1976, с. 126-127.
  3. 3.Разработка функциональных схем устройств цифровой интегрирующей машины дл  микроэлектронного управлени . Отчет по НИР, Гос.per.№ 71028281, инв. № Б 162887. Таганрог, 1971, с. 24-31 (прототип).
SU802906202A 1980-04-07 1980-04-07 Распределитель импульсов SU898409A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802906202A SU898409A1 (ru) 1980-04-07 1980-04-07 Распределитель импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802906202A SU898409A1 (ru) 1980-04-07 1980-04-07 Распределитель импульсов

Publications (1)

Publication Number Publication Date
SU898409A1 true SU898409A1 (ru) 1982-01-15

Family

ID=20888078

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802906202A SU898409A1 (ru) 1980-04-07 1980-04-07 Распределитель импульсов

Country Status (1)

Country Link
SU (1) SU898409A1 (ru)

Similar Documents

Publication Publication Date Title
SU898409A1 (ru) Распределитель импульсов
SU1441384A1 (ru) Устройство сортировки чисел
SU1241228A1 (ru) Устройство дл упор дочивани чисел
SU1034188A1 (ru) Пороговый элемент (его варианты)
SU1315993A1 (ru) Устройство дл моделировани графов
SU1280639A1 (ru) Устройство дл загрузки данных
SU1365097A1 (ru) Устройство дл формировани массива
SU463234A1 (ru) Устройство делени времени циклов на дробное число интервалов
SU1762304A1 (ru) Устройство дл выделени экстремального числа
SU1659998A1 (ru) Устройство дл сортировки чисел
SU1252791A1 (ru) Устройство дл исследовани графов
SU1578714A1 (ru) Генератор тестов
SU1427574A1 (ru) Устройство дл подсчета числа единиц двоичного кода по модулю К
SU1027735A1 (ru) Устройство дл автоматического контрол больших интегральных схем
SU423176A1 (ru) Устройство для сдвига информации
RU2024057C1 (ru) Устройство для исследования сетей петри
SU1758645A2 (ru) Генератор случайных чисел
SU1674151A1 (ru) Генератор перестановок
SU1370754A1 (ru) Устройство дл контрол импульсов
SU830377A1 (ru) Устройство дл определени кодаМАКСиМАльНОгО чиСлА
SU1104503A1 (ru) Устройство дл сравнени @ двоичных чисел
SU1053288A2 (ru) Распределитель импульсов
SU474803A1 (ru) Устройство дл управлени сдвигами
SU1124331A2 (ru) Система дл автоматического контрол больших интегральных схем
SU1198509A1 (ru) Устройство дл ранжировани чисел