SU1659998A1

SU1659998A1 - Устройство дл сортировки чисел

Info

Publication number: SU1659998A1
Application number: SU884624875A
Authority: SU
Inventors: Степан Ярославович Перепичка; Юрий Ярославович Соллогуб
Original assignee: Предприятие П/Я В-8751
Priority date: 1988-12-26
Filing date: 1988-12-26
Publication date: 1991-06-30

Abstract

Изобретение относитс к автоматике и вычислительной технике. Цель изобретени - повышение быстродействи . Устройство содержит m (по количеству сортируемых чисел) чеек сравнени (ЯС) 1,1+1,т, кажда из которых содержит регистр (Р) 2, коммутаторы 3, 4, блок сравнени 5. Устройство содержит также элемент НЕ 6, триггер 7,управл ющий коммутатор 8, вход 9 выбора режима, тактовый вход 10, информационные входы 11.1-11.т. Исходный массив записываетс в Р 2. В зависимости от состо ни триггера 7, который управл ет коммутаторами 3, число, наход щеес в Р 2 ЯС 1.1 (,3...пл-1), сравниваетс либо с числом, наход щимс в Р 2 ЯС 1.1-1, либо с числом, наход щимс в Р-2 ЯС 11+1. Ежетактно состо ние триггера 7 мен етс на противоположное. Через m тактов в Р 2 ЯС 1.1-1.ГП будет сформирован отсортированный массив. 1 ил. Ё

Description

Изобретение относитс к автоматике и вычислительной технике и может быть использовано в системах цифровой обработки информации.

Цель изобретени - повышение быстродействи .

Схема устройства представлена на чертеже .

Устройство содержит m (по количеству сортируемых чисел) чеек сравнени 1.1- 1.т. кажда из которых содержит регистр 2, коммутаторы 3,4 и блок сравнени 5. Устройство содержит также элемент НЕ 6, триггер 7, управл ющий коммутатор 8, вход 9 выбора режима, тактовый вход 10, информационные входы 11.1-11.т.

Устройство работает следующим образом .

Исходный массив чисел по входам 11.1- 11 .т записываетс в регистры 2. На вхдод 9 подаетс сигнал, в зависимости от которого устанавливаетс режим сортировки чисел либо в пор дке убывани , либо в пор дке возрастани .

В зависимости от состо ни триггера 7, который управл ет коммутаторами 3, число, наход щеес в регистре 2 чейки сравнени 1.1 (,3т-1), сравниваетс либо с числом , наход щимс в регистре 2 чейки 1.1-1, либо с числом, наход щимс в регистре 2 чейки 1.1+1. В зависимости от выбранного режима сортировки коммутатор 8 выдает управл ющие сигналы на блоки сравнени 5 четных и нечетных чеек сравнени , поэтому по окончании сравнени в регистр 2 чейки со старшим номером (1.1, 1.1-1, либо 1.1, 1.1+1) записываетс большее (меньшее)

О СП

о ч ю

00

из двух чисел данных чеек, а в чейку с младшим номером - меньшее (большее) из этих чисел. Следующим тактовым импульсом , подаваемым по входу 10, триггер 7 переключаетс в противоположное состо ние и содержимое регистра 2 чейки 1.1 будет сравниватьс с содержимым регистра 2 чейки 1.21-|( где l - номер чейки, с содержимым регистра 2 которого сравнивалось содержимое регистра 2 чейки 1,1 в предыдущем такте. Через, по крайней мере, m тактов в регистрах 2 будет сформирован отсортированный массив.

Claims

Формула изобретени Устройство дл сортировки чисел, содержащее m чеек сравнени (т - количество сортируемых чисел), -причем кажда чейка сравнени содержит регистр, блок сравнени и первый коммутатор,причем выходы разр дов регистра соединены с информационными входами первой группы первого коммутатора и блока сравнени , информационные входы вторых групп которых соответственно объединены, выход блока сравнени соединен с управл ющим входом первого коммутатора, отличающеес тем, что, с целью повышени быстродействи , оно содержит триггер, управл ющий коммутатор и элемент НЕ, а кажда чейка сравнени содержит второй коммутатор , причем тактовый вход устройства соединен со счетным входом триггера и через элемент НЕ - с входами разрешени записи регистров всех чеек сравнени , установочные входы этих регистров вл ютс информационными входами устройства, пр мой

выход триггера соединен с первым информационным входом управл ющего коммутатора и с управл ющим входом второго коммутатора 1-й чейки сравнени , где

,4,...,т, где при т-четном, и при m-нечетном, инверсный выход триггера соединен с вторым информационным входом управл ющего коммутатора и с управл ющим входом второго коммутатора J-й

чейки сравнени , ,3(2m-m-1), вход

выбора режима устройства соединен с управл ющим входом управл ющего коммутатора , пр мой и инверсный выходы которого соединены с управл ющими входами блоков сравнени соответственно 1-х и j-x чеек сравнени , в каждой чейке сравнени выходы второго коммутатора соединены с информационными входами второй группы первого коммутатора, выходы которого соединены с информационными входами регистра , выходы разр дов регистра первой чейки сравнени соединены с информационными входами первой группы второго коммутатора той же чейки сравнени , выходы разр дов регистра k-й чейки сравнени , где ,2,....(m-1), соединены с информационными входами первой группы второго коммутатора (к+1)-й чейки сравнени , выходы разр дов регистра

(к+1)-й чейки сравнени соединены с информационными входами второй группы второго коммутатора k-й чейки сравнени , выходы разр дов регистра m-й чейки сравнени соединены с информационными входами второй группы второго коммутатора той же чейки сравнени .

11т