SU1529444A1 - Двоичный счетчик - Google Patents

Двоичный счетчик Download PDF

Info

Publication number
SU1529444A1
SU1529444A1 SU884440759A SU4440759A SU1529444A1 SU 1529444 A1 SU1529444 A1 SU 1529444A1 SU 884440759 A SU884440759 A SU 884440759A SU 4440759 A SU4440759 A SU 4440759A SU 1529444 A1 SU1529444 A1 SU 1529444A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inverter
former
inputs
Prior art date
Application number
SU884440759A
Other languages
English (en)
Inventor
Юрий Георгиевич Дьяченко
Сергей Георгиевич Селихов
Original Assignee
Предприятие П/Я М-5199
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5199 filed Critical Предприятие П/Я М-5199
Priority to SU884440759A priority Critical patent/SU1529444A1/ru
Application granted granted Critical
Publication of SU1529444A1 publication Critical patent/SU1529444A1/ru

Links

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

Изобретение относитс  к вычислительной и импульсной технике. Цель изобретени  - увеличить быстродействие двоичного счетчика, который содержит инвертор и N разр дов, каждый из которых состоит из счетного триггера и формировател , включающего в себ  элемент ИЛИ-НЕ. В формирователи всех разр дов, кроме первого, введен элемент И-НЕ, предназначенный дл  ускоренного формировани  разрежени  переключени  N-го разр да, за счет чего достигаетс  повышение быстродействи  счетчика в два раза. 5 ил.

Description

Изобретение относитс  к импульсной технике и может быть использовано при построении многоразр дных счетчиков в системах слежени , регистрации событий, цифровой обработки данных.
Цель - повышение быстродействи  двоичного счетчика.
На фиг.1 изображена схема счетчика; на фиг.2 - схема формировател  первого разр да; на фиг.З - то же, второго разр да; на фиг.4 - то же, каждого нечетного разр да, начина  с третьего; на фиг.5 - то же, каждого четного разр да, начина  с четвертого .
Счетчик содержит п разр дов i-l, каждый разр д состоит из счетного триггера 2 и формировател  3, пр мой выход триггера подключен к выходу разр да 4., ,...,п, счетный вход триггера соединен с первой входной пшной 5 расширени  разр да; вторую шину 6 расширени  разр да, второй и
первый выходы формировател  3 подключены соответственно к первой 7 и второй 8 выходным шинам расширени  разр да , третий вход формировател  первого разр да и четвертые вхоДы формирователей остальных разр дов подключены к шине 9 инверсии счетного ла устройства, второй вход формировател  первого разр да и третьи входы формирователей остальных разр дов соединены с шиной 10 наращивани  устройства , шина 9 инверсии счетного сигнала через инвертор 11 подключена к первой входной шине 5 расширени  первого разр да, вторые входы формирователей всех разр дов, кроме первого, подключены к второй входной шине 6 расширени  разр да, перва  5 и втора  6 входные шины расширени  каждого разр да, начина  с второго, подключены соответственно к первой 7 и второй 8 выходными шинами распшрени  предыдущего разр да, первый вход фор (Л
ел to
со ;;
3152
мировател  в четных разр дах подключен к пр мому, в нечетных - к инверсному выходу триггера, перва  и втора  выходные шины расширени  послед- него п-го разр да соединены соответственно с первой 12 и второй 13 выходными шинами расширени  счетчика.
Схема формировател  первого разр да (фиг.2) содержит инвертор 14 и элемент 15, вход инвертора 14 соединен с первым входом 16 формировател  и первым входом элемента ИЛИ-НЕ 15, а его выход - с первым выходом 17 формировател  и вторым его входом 18, второй вход элемента ИЛИ-НЕ 15 подключен к третьему входу 19 формировател , а его выход - к второму выходу 20 формировател .
Схема формировател  второго раз- р да (фиг.З) содержит инвертор 21, элементы И-НЕ 22 и ИЛИ-НЕ 23, вход инвертора 21 соединен с первым входом 27 формировател  и первым входом элемента И-НЕ 22, а его выход - с пер вым выходом 25 формировател , второй 26 и третий 27 входы формировател  подключены к второму входу элемента И-НЕ 22, входы элемента ИЛИ-НЕ 23 соединены с четвертым входом 28 формировател  и выходом элемента И-НЕ 22, выход элемента ИЛИ-НЕ 23 подключен к второму выходу 29 формировател .
Схема формировател  каждого нечетного разр да, начина  с третьего (фиг,4), содержит два элемента
ИЛИ-НЕ 30, 31, элемент И-НЕ 32,
f
входы элемента ИЛИ-НЕ 30 подключены к первому 33 и второму 34 входам формировател , а его выход - к первому выходу 35 формировател  и первому входу элемента И-НЕ 32, второй вход которого соединен с третьим входом 36 формировател , а выход - с первым входом элемента ИЛИ-НЕ 31, чей второй вход подключен к четвертому входу 37 формировател , а выход - к второму выходу 38 формировател .
Схема формировател  каждого четно- го разр да, начина  с четвертого (фиг.5), содержит два элемента И-НЕ 39, 40, элемент ИЛИ-НЕ 41 и инвертор 42, входы элемента И-НЕ 39 подключены к первому 43 и второму 44 входам фор- мировател , а его выход - к первому выходу 45 формировател  и через инвертор Д2 - к первому входу элемента 40, второй вход которого под-
5
0 5 о
Q 5
5
ключей к третьему входу 46 формировател , а выход - к первому входу элемента ИЛИ-НЕ 41, чей второй вход соединен с четвертым входом 47 формировател , а выход - с вторым выходом 48 формировател .
Двоичный счетчик работает следующим образом.
На шину 9 подаютс  инверсные значени  счетных сигналов. Триггер в каждом разр де счетчика выполн ет роль делител  на два частоты импульсов , поступающих на первую входную Шину 5 расширени  разр да. Урав- ненне счетного импульса, поступающего на вход триггера i-ro разр да, имеет следующий вид:,
С C,Q,...Q,,, , ....,п, (1) где Сд - счетные сигналы; Q, , . ,Q;.,.- выходы счетных триггеров с первого по (1-1)-й разр ды. Дл  первого разр да С CQ. Следовательно, счетный импульс на первую входную шину расширени  i-ro разр да поступит одновременно с общим счетным сигналом С при условии, что все предыдущие разр ды счетчика готовы к переключению (значени  их выходов Q ... Q,-,, 1).
Анализ схемы формировател  прототипа показьшает, что его функционирование по второму выходу описьшаетс 
формулой
С ,...Q,., , а на первом выходе формировател  реализуетс  функци 
F; Q, ... G, i l ,. .. ,п.
На первом выходе формировател  i-ro разр да предлагаемого счетчика реализуютс  функции: дл  нечетных разр дов (кроме первого)
Q,...Q,-, ,5,7,...,n-l; дл  четных разр дов
F. Q...Q|, , 4, 6,...,п; Дл  первого разр да Q ,.
Изменение функций первого выхода формировател  в каждом разр де позвол ет существенно повысить быстродействие счетчика. Действительно, задержка переключени  п-го разр да прототипа относительно входного счетного сигнала С определ етс  фомулой
2,,
задержка переключени  инвертора;
задержка переключени  триггера . В предлагаемом счетчике эта задержка равна
(n-2)
п
Увеличение быстродействи  счетчика в 2 раза достигаетс  благодар  тому, что в схеме прототипа при максимальной частоте следовани  счетных сигналов С условие разрешени  переключени  п-го разр да должно быть сформировано цепочкой из п элементов формирователей, эквивалентных двухвходовым элементам И-НЕ/ИЛИ- НЕ, за один период счетных сигналов, а в схеме данного счетчика - за два периода, поскольку состо ние Q первого разр да подключаетс  к формированию услови  разрешени  переключени  п-го разр да лишь на последнем этапе, а не проходит по всей цепочке формирователей.
Таким образом, за счет введени  в каждый формирователь, начина  с .второго разр да, дополнительного элемента И-НЕ быстродействие счетчика увеличиваетс  в два раза.

Claims (1)

  1. Формула изобретени  30
    ,,
    Двоичный счетчик, содержащий и п разр дов, каждый разр д состоит из счетного триггера и формировател , счетный вход триггера подключен к первой входной шине расширени  разр да , пр мой выход триггера  вл етс  выходом разр да, первый и второй выходы формировател  подключены соответственно к второй и первой выходным шинам расширени  разр да, во всех разр дах , кроме первого, второй вход формировател  соединен с второй входной шиной расширени  разр да, во всех четных разр дах первый вход формиро- вател  соединен с пр мым выходом триггера , перва  и втора  входные шины расширени  каждого последующего разр да , начина  с второго, подключены соответственно к первой и второй выходным шинам расширени  предыдущего разр да, отличающийс  тем, что, с целью повьппени  быстродействи , первые входы формирователей
    0
    0
    5
    0
    5
    0
    5
    нечетных разр дов подключены к инверсным выходам триггеров соответствующих разр дов, формирователь каждого разр да содержит элемент ИЛИ-НЕ, второй вход которого соединен с последним входом формировател , а выход - с вторым выходом формировател , второй вход фop U poвaтeл  первого разр да и третьи входы формироьателей остальных разр дов соединены с шиной наращивани  счетчика, в первом разр де третий вход, а в остальных разр дах четвертый вход формировател  подключены к шине инверсии счетного сигнала счетчика, котора  через инвертор соединена с первой входной шиной расширени  первого разр да, в .формирователь первого разр да введен инвертор, вход которого подключен к первым входам формировател  и элемента ИЛИ-НЕ, а выход его - к второму входу и первому выходу формировател , в формирователь второго разрада введены инвертор и элемент И-НЕ, вход инвертора соединен с первыми входами формировател  и элемента И-НЕ, а выход его - с первым выходом формировател , второй вход элемента И-НЕ подключен к второму и третьему входам формировател , а выход - к первому входу элемента ИЛИ-НЕ, в формирователь каждого нечетного разр да, начина  с третьего, введены элемент И-НЕ , и второй элемент ИЛИ-НЕ, входы второго элемента ИЛИ-НЕ соединены с первым и вторым входами формировател , а выход - с первым выходом формировател  и первым входом элемента И-НЕ, второй вход которого подключен к третьему входу формировател , а вьгход - к первому входу первого элемента ИЛИ- НЕ, в формирователь каждого четного разр да, начина  с четвертого, ввеДе- ны инвертор и два элемента И-НЕ, входы первого элемента И-НЕ подключены к первому и второму входам формировател , а его выход - к первому выходу формировател  и через инвертор - к первому входу второго элемента И-НЕ, второй вход которого соединен с третьеим входом формировател , а выход - с первым входом элемента ИЛИ-НЕ.
    0
SU884440759A 1988-06-14 1988-06-14 Двоичный счетчик SU1529444A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884440759A SU1529444A1 (ru) 1988-06-14 1988-06-14 Двоичный счетчик

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884440759A SU1529444A1 (ru) 1988-06-14 1988-06-14 Двоичный счетчик

Publications (1)

Publication Number Publication Date
SU1529444A1 true SU1529444A1 (ru) 1989-12-15

Family

ID=21381391

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884440759A SU1529444A1 (ru) 1988-06-14 1988-06-14 Двоичный счетчик

Country Status (1)

Country Link
SU (1) SU1529444A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Букреев И.Н. и др. Микроэлек тронные, )l цифровых устройств. М. Энерги , 1975, с. 72, рис.5.8. Авторское свидетельство СССР № 1282321, кл. Н 03 К 23/60, 1987. *

Similar Documents

Publication Publication Date Title
SU1529444A1 (ru) Двоичный счетчик
SU1406790A1 (ru) Делитель частоты с переменным коэффициентом делени
SU1274126A1 (ru) Управл емый генератор импульсных последовательностей
SU1081803A1 (ru) Счетчик
SU1640822A1 (ru) Преобразователь частоты в код
SU1427370A1 (ru) Сигнатурный анализатор
SU1403059A1 (ru) Устройство дл сортировки массивов чисел
SU1598146A1 (ru) Коммутатор
SU1175021A1 (ru) Устройство дл контрол последовательности импульсов
SU1695283A1 (ru) Управл емый N-разр дный распределитель импульсов
SU970706A1 (ru) Счетное устройство
SU1659998A1 (ru) Устройство дл сортировки чисел
SU1397936A2 (ru) Устройство дл перебора сочетаний
SU1437994A1 (ru) Синхронный счетчик
SU1051727A1 (ru) Устройство дл контрол работоспособности счетчика
SU1007189A1 (ru) Устройство дл временного разделени импульсных сигналов
SU1462282A1 (ru) Устройство дл генерировани синхроимпульсов
SU1056469A1 (ru) Делитель частоты следовани импульсов
SU1721824A1 (ru) Делитель частоты с переменным коэффициентом делени
SU1506553A1 (ru) Преобразователь частота-код
SU738177A1 (ru) Счетчик на кольцевом регистре
SU508940A1 (ru) Двоичный счетчик
SU1076901A1 (ru) Устройство дл сортировки чисел
SU1156251A1 (ru) Многокаскадный счетчик с контролем
SU853814A1 (ru) Устройство дл контрол распре-дЕлиТЕл иМпульСОВ