SU508940A1 - Двоичный счетчик - Google Patents

Description

1

Изобретение относитс  к цифровой вычислительной технике и автоматике и может примен тьс  в управл ющих и вычислительных устройствах.

Известен двоичный счетчик, каждый разр д которого содержит четыре элемента «И- ИЛИ-ЫЕ. Выход первого элемента «И- ИЛИ-НЕ соединен с входом первого элемента «И второго элемента «И-ИЛИ- ИЕ и с входом второго элемента «И третьего элемента «И-ИЛИ---НЕ, выход второго элемента «И--ИЛИ-НЕ -с входом второго элемента «И первого элемента «И- ИЛИ-НЕ, а выход третьего элемента «И- ИЛИ-НЕ -с входом второго элемента «И второго элемента «И-ИЛИ-НЕ и с входом второго элемента «И четвертого элемента «И-ИЛИ-НЕ, выход которого подключен к входу первого элемента «И первого элемента «И-ИЛИ-НЕ и к входу первого элемента «И третьего элемента «И-ИЛИ- НЕ, причем тактирующий сигнал подан на входы первых элементов «И первого и третьего элементов «И-ИЛИ-НЕ, на вход второго элемента «И второго элемента «И- ИЛИ-НЕ и через дополнительный инвертор на вход второго элемента «И третьего элемента «И-ИЛИ-НЕ.

Цель изобретени  - повыщенне быстродействи  счетчика.

2

Это достигаетс  тем, что выход четвертого элемента «И-ИЛИ-НЕ каждого разр да соединен с входом второго элемента «Н второго элемента «И-ИЛИ-НЕ последующего разр да, выход третьего элемента «И - -ИЛИ- НЕ нечетного разр да - с входом nepiioro элемента «И четвертого элемента «И ИЛИ-НЕ поСоТедутоп1,его четного })алр да, а выход четвертого элемента «И--ИЛ И- -ИГ.

четного разр дас входо.м второго улсмсн ;

«И третьего элемента «И МЛМ - 11F, последуюн1 .его нечетного разр да.

(/Г)уктурна  схема дио11Ч11(11Ч) счстчпкп по-, казана на чертеже.

Счетчики содержат инвертор 1 п но четыре элемента «И-ИЛИ-НЕ в каждом разр де. В каждом разр де выход эле.мента «И- ИЛИ-НЕ 2 соединен с входом нервого элемента «И элемента «И-ИЛИ-НЕ 3нс входом второго элемента «И элемента «И- ИЛИ-НЕ 4, выход элемента 3 - с входом второго элемента «Pi элемента 2, выход элемента 4 - с входом второго элемента «И элемента 3 и с входом второго элемента «И элемента «И-ИЛИ-НЕ 5, выход которого св зан с входом первого элемента «Н элемента 2. Вход 6 счетчика подключен к входам первых элементов «И элементов 2 н 4, входу второго элемента «И элемента 3 н входу инвертора 1, выход которого подсоединен к входу второго элемента «И элемента 4. Выход элемента 5 каждого разр да соединен с входом второго элемента «И элемента 3 следующего разр да, выход элемента 4 нечетного разр да - с входом первого элемента «И элемента 5 последующего четного разр да, выход элемента 5 четного разр да - с входом второго элемента «И элемента 4 последующего нечетного разр да.

Устройство работает следующим образом. Первый разр д счетчика работает как обычный триггер со счетным входом, срабатывание же второго разр да осуществл етс  лишь при условии, что триггер первого разр да находитс  в состо нии «единица. Действительно, в этом случае сигнал, равный логическому нулю , с Выхода элемента 4 первого разр да поступает на вход второго элемента «И элемента 3 второго разр да и закрывает этот элемент.

Поскольку на выходе элемента 5 первого разр да логическа  единица, то с приходом ммлульса счета триггер пам ти второго разр да измен ет свое состо ние. Если же триггер первого разр да находитс  в состо нии нуль, то на выходе элемента 4 этого разр да - логическа  единица, а на выходе элемента 5 - логический нуль, следовательно, второй элемент «И элемента 3 второго разр да закрыт, а на выходе элемента 5 второго разр да - логический нуль, независимо от того , в каком состо нии находитс  триггер пам ти второго разр да. Таким образом, первый элемент «И элемента 2 второго разр да также закрыт и отсутствует сигнал переноса с выхода элемента 5 второго разр да в третий разр д, следовательно, первый элемент «И 2 и второй элемент «И элемента 3 третьего разр да также закрыты и с приходом импульса счета триггера третьего и второго разр дов не из.мен ет своего состо ни . Срабатывание третьего разр да осуи-1,ествл етс  лишь при условии, что триггеры и первого и второго разр дов наход тс  в состо нии «единица , так как только в этом случае на выходе элемента 5 второго разр да оказываетс  сигнал, равный логической единице. Значени  сигналов на выходах элементов 4 и 5 запоминаютс  на врем  действи  импульса счета, что исключает повторное срабатывание триггеров в течении действи  одного и того же импульса счета. Сигнал переноса на выходе элемента 5 данного разр да равен сумме сигналов

переноса из предыдущего младшего разр да и сигнала состо ни  триггера пам ти данного разр да.

Процесс суммировани  выполн ют элементы 4 и 5, причем врем  распространени  сигнала переноса через один разр д равно времени переключени  одного элемента «И- ИЛИ-НЕ. Аналогичным образом п-н разр д срабатывает лишь при наличии сигнала переноса с выхода элемента 5 (д-1)-го разр да счетчика, что указывает на то, что все (п-1) разр дов счетчика наход тс  в состо нии «единица.

Claims (1)

1. Формула изобретени 

   Двоичный счетчик, каждый разр д которого содержит четыре элемента «И-ИЛИ-НЕ, причем выход первого элемента «И-ИЛИ- НЕ соединен с входом нервого элемента «И второго элемента «И-ИЛИ-НЕ и с входом второго элемента «И третьего элемента «И-ИЛИ-НЕ, выход второго элемента «И-ИЛИ-НЕ соединен с входом второго элемента «И первого элемента «И-ИЛИ- НЕ, выход третьего элемента «И-ИЛИ- НЕ соединен с входом второго элемента «И второго элемента «И-ИЛИ-НЕ и с входом второго элемента «И четвертого элемента «И-ИЛИ-НЕ, выход которого соединен с входом первого элемента «И первого элемента «И-ИЛИ-НЕ и со входом первого эле .мента «И третьего элемента «И-НЛП- НЕ, причем тактирующий сигнал подан на входы первых элементов «И первого и третьего элементов «И-ИЛИ-НЕ, на вход второго элемента «И второго элемента «И- ИЛИ-НЕ и через дополнительный инвертор на вход второго элемента «И третьего эле .мента «И-ИЛИ-НЕ, отличающийс  тем, что, с целью повышени  его быстродействи , выход четвертого элемента «И-ИЛИ- НЕ каждого разр да соединен с входом второго элемента «И второго элемента «И- ИЛИ-НЕ последующего разр да, выход третьего элемента «И-ИЛИ-НЕ нечетного разр да соединен с входом первого элемента «И четвертого элемента «И-ИЛИ-НЕ последующего четного разр да, а выход четвертого элемента «И-ИЛИ-НЕ четного разр да соединен со входом второго элемента «И третьего элемента «И-ИЛИ-НЕ последующего нечетного разр да.