SU117503A1 - Двоичный реверсивный счетчик с запуском триггеров по единичным входам - Google Patents

Description

Одним из узлов вычислительных машин дискретного действи  служит реверсивный счетчик, преобразующий последовательность входных импульсов в код числа импульсов, поступивших в течение команды «сложение (иногда с вычетом числа импульсов, пришедших в течение команды «вычитание).

Во всех известных схемах двоичных реверсивных счетчиков используетс  счетный запуск триггера, когда сигнал подаетс  одновременно на оба входа триггера.

Однако счетный запуск триггера имеет малую надежность и недостаточное быстродействие.

В описываемом счетчике осушествл етс  не счетный, а раздельны запуск триггеров. Кроме того, из логических систем схем типа «И образованы две цепочки раздельного управлени , к которым подключено по одному входу триггера каждого разр да, а передача сигнала по цепочкам осуществл етс  при совпадении сигналов на общем входе счетчика и на шине сложени  (или на шине вычитани ), что увеличивает надежность работы и быстродействие.

На чертеже приведена принципиальна  схема реверсивного счетчика с запуском триггеров по единичным входам.

Схема работает следующим образом.

Счетные импульсы поступают на входы схем совпадени С+ и С. В зависимости от команды « + или «- импульсы подают на цепочку схем совпадени  (шину) сложени  (Q, , С, и т. д. дл  большего числа разр дов) или на цепочку схем совпадений (шину вычитани  (Cj-, С, и т. д.). Кажда  из схем совпадени  ,+, С,/, нропускает импульс в том случае, если соответствующий триггер Ti, TZ, Т находитс  в состо нии «1, а кажда  из схем совпадечи  С, С.,, Су пропускает импульс, когда соответствующий триггер TI, TZ, TZ находитс  в состо нии «о.

№ 117503- 2 -

При подаче команды « + счетный импульс поступает на вход «1 триггера TI и через врем  задержки линии, равное длительности импульса tu, переводит триггер в состо ние «1, если триггер находилс  в состо нии «О. Схема совпадений С|+ при этом не пропускает, так как триггер в течение времени импульса остаетс  в состо нии «О. Таким образом , число, запасенное в счетчике, увеличиваетс  на единицу.

Если в исходном состо нии триггер TI находилс  в состо нии «1, то импульс, приход щий на вход 1, не мен ет состо ни  триггера. Схема совпадени  Ci+ при этом пропускает входной импульс, который устанавливает единицу во втором разр де счетчика. Через врем  2tu импульс с выхода Cj поступает на вход установки нул  триггера TI и приводит его в состо ние «О. Следовательно, и в этом случае число, запасенное в счетчике, увеличиваетс  на единицу (единица во втором разр де минус единица в первом разр де).

Аналогично работает счетчик при команде «-, а именно: если триггер TI находилс  в состо нии «1, то входной импульс переводит его в состо ние «О, схема совпадени  Ci при этом не пропускает. Число, запасенное в счетчике, уменьшаетс  на единицу.

Если триггер Г находилс  в состо нии «О, то входной импульс, не мен   состо ни  TI, поступает на вход установки нзл  триггера Т. По истечении времени, равного 2tu, триггер TI переводитс  в состо ние «1 импульсом с выхода схемы Ci. Следовательно, и в этом случае число, запасенное в счетчике, уменьшаетс  на единицу.

Предмет изобретени 

Двоичный реверсивный счетчик с запуском триггеров по единичным входам, содержащий триггеры, логические схемы и линии задержки сигналов , отличающийс  тем, что, с целью увеличени  надежности работы и быстродействи , из логичных схем типа «И образованы две цепочки раздельного управлени , к которым подключено по одному входу триггера каждого разр да, а передача сигнала по цепочкам осуществл етс  при совпадении сигналов на общем входе счетчика и на шине сложени  или на шине вычитани .