SU455493A1 - Реверсивный двоично-дес тичный счетчик - Google Patents

Реверсивный двоично-дес тичный счетчик

Info

Publication number
SU455493A1
SU455493A1 SU1968598A SU1968598A SU455493A1 SU 455493 A1 SU455493 A1 SU 455493A1 SU 1968598 A SU1968598 A SU 1968598A SU 1968598 A SU1968598 A SU 1968598A SU 455493 A1 SU455493 A1 SU 455493A1
Authority
SU
USSR - Soviet Union
Prior art keywords
counter
output
binary counter
logical
triggers
Prior art date
Application number
SU1968598A
Other languages
English (en)
Inventor
Альберт Васильевич Коноплев
Владимир Викторович Абарихин
Александр Васильевич Варначев
Original Assignee
Предприятие П/Я А-1658
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1658 filed Critical Предприятие П/Я А-1658
Priority to SU1968598A priority Critical patent/SU455493A1/ru
Application granted granted Critical
Publication of SU455493A1 publication Critical patent/SU455493A1/ru

Links

Landscapes

  • Measuring Frequencies, Analyzing Spectra (AREA)

Description

1
Изобретение относитс  к вычислительной технике и может примен тьс  в цифровых системах автоматического контрол  и управлени .
Известен реверсивный двокчно-дес тичный счетчик, содержащий реверсивный четырехразр дный двоичный счетчик, выполненный на счетных триггерах и элементах «НЕ, «И-НЕ н «ИЛИ-НЕ.
Цель изобретени  - повышение помехоустойчивости и надежности счетчика в работе. Дл  этого в нем дополнительно установлены три элемента «ИЛИ-НЕ и шина «реверс, причем входы первого элемента «ИЛИ-НЕ соединены с единичным выходом четвертого разр да двоичного счетчика и шиной «реверс, входы второго элемента «ИЛИ-НЕ соединены с нулевыми выходами четвертого и второго разр дов двоич-ного счетчика, выходы первого и второго элементов «ИЛИ-НЕ соединены с входами третьего элемента «ИЛИ-НЕ, выход которого подключен к цен м переносзаем первого и второго разр дов двоичного счетчика, а цени перенос-заем третьего и четвертого разр дов двоичного счетчика соединены с шиной «реверс.
На чертеже изображена функциональна  схема счетчика.
Устройство содержит четыре двоичных реверсивных счетч ка, каждый из которых состоит из счетных триггеров /-4 с внутренней задержкой, цепей перенос-заем на элементах «НЕ 5-8, «И-НЕ 9-J6 «ИЛИ-НЕ 17-20.
Три элемента «ИЛИ-НЕ 21-23 позвол ют сохранить единым код сложени  и вычитани  н одновременно осуществить реверсирование операций «сложе)ие и «вычитание.
Устройство работает следующим образом.
Пусть счетчик находитс  в состо нии 0000. Дл  осуществлени  операции «сложение па щину «реверс подаетс  низкий потенциал (логическа  «1).
При этом логическа  «1 по вл етс  и па
выходных элементах 5, 10 -первого разр да;
6, 12 второго разр да; 7, 14 третьего разр да;
8, 15 четвертого разр да. Таким образом, все
триггеры соединены на сложение.
Слолсение до 8 осуществл етс  по обычному
принципу.
После прихода 8-го импульса в счетчике образуетс  комбинаци  0001. При этом па входы элемента 22 поступают «О с обратных плеч триггеров второго и четвертого разр дов, а с
выхода эле: 1ента 22 па вход эле.мента 21 подаетс  логическа  «1. На ,вы.ходе элемента 21 устанавливаетс  низкий потенциал (логический «О). Таким образом, триггеры 1, 2, 3 соедин ютс  па вычитание, а триггер 4 остаетс 
соединенным на сложение. Поэтому после прихода 9-го импульса счетчик мен ет состо ние на 1111. По вление «1 во втором разр де счетчика вызывает изменение потенциала на выходе элемента 22 на высокий (логический «О). Таким образом, к входам элемента 21 приложены высокие потенциалы (логический «О), и на выходе его по вл етс  низкий потенциал (логическа  «1), который переключает триггеры 1-3 на сложение . Бла годар  этому 10-й импульс выставл ет в счетчике комбинацию 0000. Затем цикл сложени  павтор етс . Дл  осуществлени  операции «вычитание па шипу «реверс необходимо подать высокий потенциал (логический «О). Рассмотрим работу счетчика в состо нии 1111. Наличие логической «Ь на единичном выходе триггера 4 и нулевом выходе триггера 2 вызывает по вление «О па входах элемента 21, благодар  чему на выходе его возникает низкий потенциал (логическа  «1). Таким образом, триггеры 1-3 соедин ютс  па сложеппе, а 4 остаетс  включеппым на вычитаппе . Поэтому после прихода первого импульса в счетчике устанавливаетс  .комбинаци  0001. По влеаше «О на нулевых выходах триггеров 2 и 4 мен ет потенциал на выходе элемента 22 на низкий (логическа  «1), который , в свою очередь, измен ет выходной потенциал элемента 21 на высокий. Таким образом , все триггеры соедин ютс  па вычитапие. После прихода второго импульса счетчик приходит в состо ние 1ИО. Дальше счетчик работает обычным образом, так как по вление «О па единичном выходе триггера 4 вместе с высоким потенциалом (логический «О) на шине «реверс способствуют поддержанию низкого потенциала на выходе элемента 23 и, соответственно , высокого потенциала на выходе элемента 21. Поэтому до по влени  комбинации 1111 триггеры будут соединены на вычитание . Затем цикл вычитани  повтор етс . Предмет изобретени  Реверсивный двоично-дес тичный счетчик, содержащий реверсивный четырехразр дный двоичный счетчик, выполненный на счетных триггерах и элементах «НЕ, «PI-HE и «ИЛП-НЕ, отличающийс  тем, что, с целью повышени  помехоустойчивости п надежности в работе, в счетчик дополнительно введены три элемента «ИЛИ-НЕ и шина «реверс, причем входы первого элемента «ИЛИ-НЕ соединены с единичным выходом четвертого разр да двоичного счетчика и с шпной «реверс , входы второго элемента «ИЛИ-НЕ соединены С нулевыми выходами четвертого и второго разр дов двоичного счетчика, выходы первого и второго элементов «ИЛИ-НЕ соединены с входачмп третьего элемента «ИЛИ-НЕ, выход которого подключен к цеп м перенос-заем первого п второго разр дов двоичного счетчпка , а цепи перенос-заем третьего-и четвертого разр дов двоичного счетчика соединены с шиной «реверс. -Сметный 8хад 23 I
SU1968598A 1973-10-01 1973-10-01 Реверсивный двоично-дес тичный счетчик SU455493A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1968598A SU455493A1 (ru) 1973-10-01 1973-10-01 Реверсивный двоично-дес тичный счетчик

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1968598A SU455493A1 (ru) 1973-10-01 1973-10-01 Реверсивный двоично-дес тичный счетчик

Publications (1)

Publication Number Publication Date
SU455493A1 true SU455493A1 (ru) 1974-12-30

Family

ID=20567183

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1968598A SU455493A1 (ru) 1973-10-01 1973-10-01 Реверсивный двоично-дес тичный счетчик

Country Status (1)

Country Link
SU (1) SU455493A1 (ru)

Similar Documents

Publication Publication Date Title
US4433372A (en) Integrated logic MOS counter circuit
SU455493A1 (ru) Реверсивный двоично-дес тичный счетчик
US2970759A (en) Absolute value reversible counter
SU375798A1 (ru) ВСЕСОЮЗНАЯ '?HTH9-T?X;;*i^iE-4
GB942978A (en) Pulse counting apparatus
GB1088193A (en) Electronic counter
SU117503A1 (ru) Двоичный реверсивный счетчик с запуском триггеров по единичным входам
SU544133A1 (ru) Реверсивный двоично-дес тичный счетчик
SU843248A2 (ru) Двоично-дес тичное пересчетноеуСТРОйСТВО
SU470922A1 (ru) Устройство дл счета импульсов
SU435524A1 (ru) Множительно-делительное устройство
SU497733A1 (ru) Счетчик импульсов в телеграфном коде
SU746947A1 (ru) Двоично-дес тичное пересчетное устройство
SU458101A1 (ru) Дес тичный счетчик
SU372698A1 (ru) РЕВЕРСИВНЫЙ СЧЕТЧИК ИМПУЛЬСОВE>&cecoioз^f.^ Я__]
SU427331A1 (ru) Цифровой интегратор с контролем
SU474853A1 (ru) Реверсивный регистр сдвига
SU518003A1 (ru) Реверсивный дес тичный счетчик импульсов
SU409218A1 (ru) Устройство для сравнения двоичных чисел
SU459857A1 (ru) Триггер =типа
SU438125A1 (ru) Троичный асинхронный счетчик
RU2058666C1 (ru) Реверсивный счетчик
SU455494A1 (ru) Счетчик с коэффициентом счета 2+1
SU780205A1 (ru) Реверсивный двоично-дес тичный счетчик
SU447850A1 (ru) Счетчик импульсов