SU459857A1 - Триггер =типа - Google Patents

Триггер =типа

Info

Publication number
SU459857A1
SU459857A1 SU1498731A SU1498731A SU459857A1 SU 459857 A1 SU459857 A1 SU 459857A1 SU 1498731 A SU1498731 A SU 1498731A SU 1498731 A SU1498731 A SU 1498731A SU 459857 A1 SU459857 A1 SU 459857A1
Authority
SU
USSR - Soviet Union
Prior art keywords
trigger
input
type
signal
circuits
Prior art date
Application number
SU1498731A
Other languages
English (en)
Inventor
Вихерт Клаус
Original Assignee
Институт Фюр Электро-Анлаген
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт Фюр Электро-Анлаген filed Critical Институт Фюр Электро-Анлаген
Application granted granted Critical
Publication of SU459857A1 publication Critical patent/SU459857A1/ru

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0372—Bistable circuits of the master-slave type

Landscapes

  • Logic Circuits (AREA)

Description

(54) ТРИГГЕР S-ТИПА
1
Изобретение относитс  к автоматике.
Данный RST-триггер Master-Slave может быть использован в качестве как входного накопител , так и накопител  обработки информации в цифровых устройствах вычислительных машин.
Известен триггер S-типа, выполненный по способу Master-Slave на основе известного триггера D-типа.
Цель изобретени  - создание универсального триггера.
Предлагаемый триггер отличаетс  тем, что вентили «И - НЕ, управл ющие единичным и нулевым плечами асинхронного RS-триггера Master, имеют дополнительные входы, S и К соответственно. При подключении выхода Q триггера Slave ко входу S триггер S-типа выполн ет функции триггера 1К-типа; при подключении входа ко входу R триггер выполн ет функции триггера DV-типа.
На фиг. 1 изображена функциональна  схема .RST-триггера с применением только схем NAND; на фиг. 2 - схема триггера с применением схем NAND и схем «ИЛИ.
Триггер состоит из схем NAND 1-8 (вентили «И - НЕ). Схемы 3 и 4 образуют накопитель Master, схемы 5 и 6 - схему св зи.
схемы 7 и 8 - накопитель Slave, выходы которого соединены с выходами 11 и 12. Входна  схема, состо ща  из схем 1 и 2, управл ет накопителем Master так, что создает по
сравнению с триггером DV лучшую логическую характеристику.
На схему 1 подаютс  тактовый сигнал с тактового входа 13 и один или несколько подготовительных сигналов со входа 14 или 15.
Схема 1 управл ет схемой 3 и вместе с тактовым сигналом и подготовительными сигналами , подаваемыми на вход 16, - схемой 2.
При по влении положительного тактового импульса на входе 13, независимо от сигнала на подготовительном входе 16, на выходе 11 по вл етс  сигнал «единица, если на подготовительный вход 14 или 15 подан сигнал «единица. Выход 11 выдает сигнал «нуль, если на входе 16 присутствует сигнал «единица , а на входе 14 или 15 - «нуль. Выход 11 сохран ет свое состо ние, если на входах 14-16 присутствует нуль.
Асинхронные входы сброса и обратного сброса 17 и 18 включают на выходе 11, независимо от тактового импульса, сигнал «нуль. При этом асинхронный сигнал со входа 17 подаетс  на схемы 3 и 7, а асинхронный сиг
SU1498731A 1969-11-28 1970-11-27 Триггер =типа SU459857A1 (ru)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DD14398069 1969-11-28

Publications (1)

Publication Number Publication Date
SU459857A1 true SU459857A1 (ru) 1975-02-05

Family

ID=5481878

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1498731A SU459857A1 (ru) 1969-11-28 1970-11-27 Триггер =типа

Country Status (3)

Country Link
CS (1) CS151573B2 (ru)
DE (1) DE2057608A1 (ru)
SU (1) SU459857A1 (ru)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4160173A (en) * 1976-12-14 1979-07-03 Tokyo Shibaura Electric Co., Ltd. Logic circuit with two pairs of cross-coupled nand/nor gates

Also Published As

Publication number Publication date
CS151573B2 (ru) 1973-10-19
DE2057608A1 (de) 1971-06-16

Similar Documents

Publication Publication Date Title
GB1387882A (en) Asynchronous buffer device
SU459857A1 (ru) Триггер =типа
US4282488A (en) Noise eliminator circuit
US3601636A (en) Single-shot device
US3339145A (en) Latching stage for register with automatic resetting
US3054059A (en) Pattern suppressed counter circuit
GB1363707A (en) Synchronous buffer unit
US3967206A (en) Dual edge and level (DEL) flip-flop
GB959390A (en) Data latching circuits
JPS5818015B2 (ja) ロンリカイロ
SU450368A1 (ru) - Триггер
SU1354191A1 (ru) Микропрограммное устройство управлени
SU364964A1 (ru) Всесоюзная пат?111110-1шяп?!
SU624357A1 (ru) Формирователь синхронизированных импульсов
ES332476A1 (es) Un dispositivo de memoria o almacenaje de datos.
SU425337A1 (ru) Устройство для выделения одиночного импульсам\
SU962917A1 (ru) Универсальный логический модуль
SU369708A1 (ru) Библиотека i
SU1621143A1 (ru) Триггер IK-типа
SU999148A1 (ru) Формирователь одиночных импульсов
SU1503065A1 (ru) Формирователь одиночного импульса
SU1200379A1 (ru) Помехоустойчивый триггер
SU373723A1 (ru) _;еСОЮЗНА
SU439922A1 (ru) Логическа схема
SU652618A1 (ru) Ячейка пам ти сдвигового регистра