SU652618A1 - Ячейка пам ти сдвигового регистра - Google Patents

Description

менте И-НЕ (ИЛИ-НЕ) соедтюн с третьим входом четвертого элемента И-НЕ (ИЛИ-НЕ), выход которого соединен с третьим входом третьего элемента И-НЕ (ИЛИ-НЕ).

На чертеже показана фун1щиональна  схема описываемой  чейки.

Она содержит элементы И-НЕ (ИЛИ-ИЕ) 1-4, тактовую шину 5 и информационные шины 6 и 7.

В начальный момент времени на выходах элементов И-НЕ (ИЛИ-НЕ) 2, 3 и 4 присутстфует высокий потенциал, а на выходе элемента И-ЛЕ (ИЛИ-НЕ) 1 - низкий потенциал. По вление на тактовой ши е 5 положительного импульса вы ьшает йа выходе элемента И-НЕ

(ИЛЙ-ЙЁ) 4 нзйэкий потенциал. Срабатыва ь  элемента И-НЕ (ИЛИ-НЕ) 3 в дан ный момент не происходит; так как на выходе элемента 4 имеетс  низкий потеичиал .

Таким образом, на выходе  чейки пам ти , после прихода тактового импульса, устанавливаемс  логическа  единица.

Следовательно, в результате подсоединени  выхода элемейрга 3 ко входу элемента 4 и выхода элемента 4 - ко входу элемента 3 повышаетс  надежность работы  чейки пам ти, так как требовани  к параметрам тактового входного икшульса и к параметрам элементов уменьшаютс .

Длительность тактового импульса на входах элементов 3 и 4 всех разр дов в описываемой схеме может быть больше на 50%, чем в известной.

Claims (2)

1.Букреев И. Н. и др. Микроэлектронные схемы устройств. М., Советское радио, 1975, с.59, рис. 2.4а.

2.Экспр сс-информаци , сери  Вычислительна  техника . ВИНИТИ, № 12, 1969, с. 13, рис. 36. с