SU576662A1 - Делитель на 7 - Google Patents
Делитель на 7Info
- Publication number
- SU576662A1 SU576662A1 SU7602322178A SU2322178A SU576662A1 SU 576662 A1 SU576662 A1 SU 576662A1 SU 7602322178 A SU7602322178 A SU 7602322178A SU 2322178 A SU2322178 A SU 2322178A SU 576662 A1 SU576662 A1 SU 576662A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- elements
- logical
- zero
- signal
- Prior art date
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
тационного триггера подключены к выходам элементов И-НЕ первого и второго разр дов .
На чертеже представлена структурна электрическа схема предлагаемого устройства.
Делитель на 7 содерл ит элементы И-НЕ 1, 2, 3, коммутащюнные триггеры на элементах И-НЕ 4 и 5, 6 и 7, 8 и 9, триггеры пам ти на элементах 10 и 11, 12 и 13, 14 и 15, входную шину 16, выходную шину 17.
Устройство работает следующим образом.
В исходном состо нии триггеры пам ти всех разр дов наход тс в нулевом состо нии , а тактирующий сигнал, поступающий на входную шину 16, отсутствует (равен логическому нулю). В этом случае на выходах элементов 1, 2, 3, 11, 13, 15 - логический нуль, на выходах остальных элементов - логическа единица. С приходом первого тактирующего импульса открываетс элемент 8 и на его выходе по вл етс сигнал, равный логическому нулю, который устанавливает триггер пам ти первого разр да в единичное состо ние .
По окончании действи тактирующего импульса на выходе элемента 9 по вл етс сигнал , равный логическому нулю, а на выходе элемента 3 - сигнал, равный логической единице . Поэтому с приходом второго тактирующего импульса открываетс элемент 6.
Сигнал, равный логическому нулю, с выхода этого элемента устанавливает триггер пам ти второго разр да в единичное состо ние, а триггер пам ти первого разр да - в нулевое . Наличие св зи с выхода элемента 6 на входы элементов 3, 7, 8 преп тствует по влению на выходах этих элементов логического нул , хот триггеры пам ти и изменили свое состо ние.
С приходом третьего тактирующего импульса логический нуль снова по вл етс на выходе элемента 8, устанавлива триггер пам ти первого разр да в единичное состо ние. После окончани действи тактирующего импульса на выходе элемента 3 по вл етс сигнал, равный логической единице, поскольку на выходе элемента 2 сигнал также равен логической единице, то с приходом четвертого тактирующего импульса логический нуль по вл етс на выходе элемента 5, устанавлива триггер пам ти третьего разр да в единичное состо ние, а триггеры пам ти первого и второго разр дов - в нулевое состо ние.
Наличие св зи с выхода элемента 5 на входы элементов 4, 6, 2, 8, 3 преп тствуют по влению на выходах этих элементов логического иул в момент действи тактирующего сигнала. С приходом п того тактирующего импульса снова открываетс только элемент 8, устанавлива триггер пам ти первого разр да в единичное состо ние, элементы 4, 5, 6 не откроютс , поскольку на выходах элементов 2 и 3 логический нуль.
Аналогично с приходом шестого тактирующего импульса логический нуль по вл етс
на выходе элемента 6, устанавлива триггер пам ти второго разр да в единичное состо ние , а триггер пам ти первого разр да - в нулевое.
5 По окончании действи тактирующего импульса на выходе элемента 3 по вл етс сигнал , равный логическому нулю, а на выходе элемента 2-сигнал, равный логической единице . Поскольку на выходе элемента 1 сигнал также равен логической единице, то с приходом седьмого тактирующего импульса логический нуль по вл етс на выходе элемента 4, который поступает на выходную шину 17 и устанавливает триггеры пам ти всех
15 разр дов в нулевое состо ние, возвраща схему в исходное состо ние.
Наличие св зи с выхода элемента 4 на выходы элементов 1, 5, 6, 2, 8 преп тствует по влению на выходах этих элементов логического нул в момент действи тактирующего сигнала, обеспечива тем самым устойчивую работу устройства.
Таким образом, на семь входных импульсов устройство выдает один выходной им5 пульс, т. е. осуществл ет деление на 7.
Claims (2)
1. Гутников В. С. Интегральна электрони-
2. Авторское свидетельство СССР №418982,
ка в измерительных приборах. Л., «Энерги , кл. Н ОЗК 23/02, 1972. 1974, с. 51, рис. 24.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU7602322178A SU576662A1 (ru) | 1976-02-13 | 1976-02-13 | Делитель на 7 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU7602322178A SU576662A1 (ru) | 1976-02-13 | 1976-02-13 | Делитель на 7 |
Publications (1)
Publication Number | Publication Date |
---|---|
SU576662A1 true SU576662A1 (ru) | 1977-10-15 |
Family
ID=20648175
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU7602322178A SU576662A1 (ru) | 1976-02-13 | 1976-02-13 | Делитель на 7 |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU576662A1 (ru) |
-
1976
- 1976-02-13 SU SU7602322178A patent/SU576662A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU576662A1 (ru) | Делитель на 7 | |
JPS6037961U (ja) | デイジタル2値グル−プ呼出回路装置 | |
SU558405A1 (ru) | Делитель на 5 | |
SU364964A1 (ru) | Всесоюзная пат?111110-1шяп?! | |
SU566359A1 (ru) | Делитель частоты на 1,5 | |
SU652618A1 (ru) | Ячейка пам ти сдвигового регистра | |
SU387524A1 (ru) | Распределитель импульсов | |
SU570205A1 (ru) | Делитель чатоты на 2,5 | |
SU1273923A1 (ru) | Генератор импульсов со случайной длительностью | |
SU617846A1 (ru) | Делитель частоты на шесть | |
SU508934A1 (ru) | Распределитель | |
SU705685A2 (ru) | Однотактна лини задержки импульсов | |
SU1005310A1 (ru) | Распределитель | |
SU671034A1 (ru) | Делитель частоты импульсов на семь | |
SU1121782A1 (ru) | Делитель частоты следовани импульсов | |
SU604154A1 (ru) | -Канальный кольцевой распределитель | |
SU416868A1 (ru) | ||
SU1172004A1 (ru) | Управл емый делитель частоты | |
SU1580535A2 (ru) | Троичное счетное устройство | |
SU1368983A1 (ru) | Синхронный делитель частоты на 14 | |
SU484629A1 (ru) | Генератор одиночных импульсов | |
SU553737A1 (ru) | Устройство синхронизации | |
SU1378055A1 (ru) | Синхронный делитель частоты на 9 | |
SU1166312A1 (ru) | Устройство декодировани | |
SU594530A1 (ru) | Ячейка пам ти дл регистра сдвига |