SU1172004A1 - Управл емый делитель частоты - Google Patents
Управл емый делитель частоты Download PDFInfo
- Publication number
- SU1172004A1 SU1172004A1 SU833641854A SU3641854A SU1172004A1 SU 1172004 A1 SU1172004 A1 SU 1172004A1 SU 833641854 A SU833641854 A SU 833641854A SU 3641854 A SU3641854 A SU 3641854A SU 1172004 A1 SU1172004 A1 SU 1172004A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- trigger
- output
- key
- bus
- Prior art date
Links
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
Abstract
УПРАВЛЯЕМЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ , содержащий счетчик импульсов, инверсные выходы триггеров каждого разр да которого соединены с первыми входами соответствующих элементов ИНЕ , вторые входы которых соединены с шиной кода коэффициента делени , выходы - с соответствукшщми входами элемента И, выход которого соединен с управл ющим входом первого ключа, f вход синхронизации которого соединен с входной шиной, первый выход с входами сброса всех триггеров счетчика импульсов, кроме первого, и с входом синхронизации второго ключа, триггер и выходную шину, о т л и- чающийс тем, что, с целью расширени функциональных возможностей путем обеспечени коэффициента делени половинной кратности, в нем вход запуска триггера первого разр да счетчика импульсов соединен с входом триггера и с первым входом второго ключа, управл кмций вход которо (Л го соединен с выходом триггера, выход - с входом запуска триггера и с входом сброса триггера первого разр да счетчика импульсов, выходна шина подключена к первому выходу первого ключа.
Description
Изобретение относитс к иктульс- ной технике и может быть использовано в устройствах автоматики и в измерительной технике.
Цель изобретени - расширение функциональных возможностей путем обеспечени коэффициента делени половинной кратности.
На чертеже приведена электрическа структурна схема устройства, 10
Управл емый делитель частоты содержит счетчик 1 импульсов, инверсные выходы триггеров 2-1 - 2-А каждого разр да которого соединены с первыми входами соответствующих элементов И- is НЕ 3-1 - 3-4, вторые входы которых соединены с шиной А кода коэффициента делени , выходы - с с оответствующими входами элемента И 5, выход
которого соединен с управл ющим вхо- 20 дом первого ключа 6, вход сипхронизации которого соединен с входной шиной 7, -первый выход - с входами сброса всех триггеров счетчика 1 импульсов , кроме первого, и с входом синх- 25 ронизации второго ключа 8, триггер 9, вход запуска триггера 2-1 первого разр да счетчика 1 импульсов соединен с входом триггера 9 и с первым входом второго ключа 8, управл ющий вход которого соединен с выходом триггера 9, выход - с входом запуска триггера 9 и с входом сброса триггера 2-1 первого разр да счетчика 1 импульсов, выходна шина 10
35 подключена к первому выходу первого ключа 6.
Структурна схема первого и второго ключей 6 и 8 приведена в /3, где дан и алгоритм irx работы.
Управл емый делитель частоты работает следующим образом.
В исходном состо нии устройства триггеры 2-1, 2-2, 2-3 и 2-4 счетчика 1 наход тс в нулевом состо нии, триггер 9 - в единичном состо нии. Поступающие на шину 7 импульсы считываютс счетчиком 1 до тех пор, пока код на инверсных выходах триггеров 2-1 - 2-4 не совпадает с инверсным значением кода коэффициента делени на шине 4, По вившийс на выходе элемента 5 единичный сигнал переключает вход синхронизации ключа 6 таким образом, что импульс с шины 7 проходит на шину 10, при этом триггеры 2-3, 2-3 и 2-4 устанавливаютс в нулевое состо ние, а импульс с выхода ключа 8 устанавливает триггер 2-1 счетчика 1 в единичное состо ние , триггер 9 - в нулевое состо ние . При этом в последующем цикле счета выходной импульс на шине 10 по вл етс на один входной импульс на шине 7 позже (так как триггер 2-1 младшего разр да счетчика 1 уже находитс в единичном состо нии), чем в предьиущем цикле.
Таким образом, среднее за два цикла значение коэффициента делени устройства равно значению коэффициента делени , установленному кодом на шине 4, плюс половина единицы.
Claims (1)
- УПРАВЛЯЕМЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ, содержащий счетчик импульсов, инверсные выходы триггеров каждого разряда которого соединены с первыми входами соответствующих элементов ИНЕ, вторые входы которых соединены с шиной кода коэффициента деления, выходы - с соответствующими входами элемента И, выход которого соединен с управляющим входом первого ключа, f вход синхронизации которого соединен с входной шиной, первый выход с входами сброса всех триггеров счетчика импульсов, кроме первого, и с входом синхронизации второго ключа, триггер и выходную шину, о т л ичающийся тем, что, с целью расширения функциональных возможностей путем обеспечения коэффициента деления половинной кратности, в нем , вход запуска триггера первого разряда счетчика импульсов соединен с входом триггера и с первым входом второго ключа, управляющий вход которого соединен с выходом триггера, выход - с входом запуска триггера и с входом сброса триггера первого разряI да счетчика импульсов, выходная шина подключена к первому выходу первого ключа.SU «η—1172001
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833641854A SU1172004A1 (ru) | 1983-06-12 | 1983-06-12 | Управл емый делитель частоты |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833641854A SU1172004A1 (ru) | 1983-06-12 | 1983-06-12 | Управл емый делитель частоты |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1172004A1 true SU1172004A1 (ru) | 1985-08-07 |
Family
ID=21081599
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833641854A SU1172004A1 (ru) | 1983-06-12 | 1983-06-12 | Управл емый делитель частоты |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1172004A1 (ru) |
-
1983
- 1983-06-12 SU SU833641854A patent/SU1172004A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР и 930618, кл. Н 03 К 5/04, 15.08.80. Авторское свидетельство СССР № 828418, кл. Н 03 К 22/35, 12.07.79. Авторское свидетельство СССР № 930682, кл. Н 03 К 21/36, 07.07.80, * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4041403A (en) | Divide-by-N/2 frequency division arrangement | |
JPS6037961U (ja) | デイジタル2値グル−プ呼出回路装置 | |
SU1172004A1 (ru) | Управл емый делитель частоты | |
SU1298910A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU1522396A1 (ru) | Управл емый делитель частоты | |
SU1287281A1 (ru) | Делитель частоты с дробным коэффициентом делени | |
SU553749A1 (ru) | Пересчетное устройство | |
SU641658A1 (ru) | Многопрограмный делитель частоты | |
SU1522411A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный | |
SU669478A1 (ru) | Устройство дл формировани импульсных последовательностей | |
SU1691957A1 (ru) | Делитель частоты | |
SU1275761A2 (ru) | Делитель частоты следовани импульсов | |
SU799148A1 (ru) | Счетчик с последовательным переносом | |
SU1370783A1 (ru) | Перестраиваемый делитель частоты следовани импульсов | |
SU1368983A1 (ru) | Синхронный делитель частоты на 14 | |
SU743204A1 (ru) | Делитель частоты импульсов | |
SU439925A1 (ru) | Делитель частоты | |
SU1188884A1 (ru) | Делитель частоты следовани импульсов | |
SU706935A2 (ru) | Делитель количества импульсов | |
SU617846A1 (ru) | Делитель частоты на шесть | |
SU1162044A1 (ru) | Преобразователь кода в частоту импульсов | |
SU1670789A1 (ru) | Делитель частоты следовани импульсов с дробным коэффициентом делени | |
SU1431068A1 (ru) | Синхронный делитель частоты на 12 | |
SU1273923A1 (ru) | Генератор импульсов со случайной длительностью | |
SU1596453A1 (ru) | Делитель частоты следовани импульсов |