SU1370783A1 - Перестраиваемый делитель частоты следовани импульсов - Google Patents

Перестраиваемый делитель частоты следовани импульсов Download PDF

Info

Publication number
SU1370783A1
SU1370783A1 SU864107822A SU4107822A SU1370783A1 SU 1370783 A1 SU1370783 A1 SU 1370783A1 SU 864107822 A SU864107822 A SU 864107822A SU 4107822 A SU4107822 A SU 4107822A SU 1370783 A1 SU1370783 A1 SU 1370783A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
bus
trigger
output
counter
Prior art date
Application number
SU864107822A
Other languages
English (en)
Inventor
Владимир Ефимович Коренфельд
Original Assignee
Предприятие П/Я М-5632
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5632 filed Critical Предприятие П/Я М-5632
Priority to SU864107822A priority Critical patent/SU1370783A1/ru
Application granted granted Critical
Publication of SU1370783A1 publication Critical patent/SU1370783A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

Изобретение относитс  к импульсной технике и может быть использовано в синтезаторах частот. Цель изобретени  - расширение функциональных возможностей - достигаетс  за счет получени  дополнительных коэффициентов делени  при одновременном повышении быстродействи  и надежности. Дл  этого в устройство, содержащее элемент 1 сравнени , счетчик 2 импульсов , триггер 3, элемент И 5,входную шину 6, тину 7 кода коэффициента делени , первую шину 8 управлени  и выходную гаину 10, дополнительно введены элемент ИСКГПОЧАЮОЩЕ ИЛИ 4 и втора  шина 9 управлени . При подаче управл ющего сигнала на шины 8 и 9 триггер 3 находитс  в состо нии 1 или О соответственно. В конце каждого цикла счета счетчик 2 устанавливаетс  одинаково и коэффициент делени  принимает значение, равное коду коэффициента делени  К при подаче управл ющего сигнала на шину, 8, либо К + 1 при подаче управл ющего сигнала на пшну 9. 2 ил. i сл

Description

1.--1
W
о 8
fpue.f
со о
(X)
со
о
Изобретение относитс  к импульсной технике и может быть использовано в синтезаторах частот.
Цель изобретени  - расширение функциональных возможностей за счет обеспечени  возможности получени  дополнительных коэффициентов делени  при одновременном повышении быстродействи  и надежности.10
На фиг.1 приведена электрическа  структурна  схема предлагаемого перестраиваемого делител  частоты следовани  импульсов; на фиг,2 - временные диаграммы, по сн ющие его работу. 16
Устройство содержит элемент 1 сравнени , счетчик 2 импульсов, триггер 3, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 4, элемент И 5, входную шину 6, шину 7 кода коэффициента делени , первую ши- 20 ну 8 управлени , вторую шину 9 управлени , выходную шину 10, при этом счетный вход счетчика 2 импульсов соединен с входной шиной 6, с входом синхронизации триггера 3 и с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4, второй вход которого соединен с выходом триггера 3 и с дополнительным входом (информационным входом первого разр да) счетчика 2 импульсов; ер- 30 ва  группа входов элемента 1 сравнени  соединена с разр дными выходами счетчика 2 импульсов, втора  - с шиной 7 кода коэффициента делени , выход - с входом управлени  { записи 35 первого разр да и сброса остальных разр дов) счетчика 2 импульсов, с первым входом элемента И 5 и с входом управлени  (например, объединенуправлени  на шинах 8 и 9 коэффициен делени  устройства равен К+0,5,
Входной сигнал (фиг,2а) с частотой скважностью 2 поступает по шине 6 на счетный вход счетчика 2 и переключает его (фиг,26, в) по заднему фронту каждого импульса. Выходной код счетчика 2 посто нно сравниваетс  на элементе 1 с кодом,имеющим с  на шине 7, и при равенстве этих кодов элемент I формирует сигнал (фиг,2г), который поступает на входы счетчика 2, триггера 3 и элемента 5, Если к моменту по влени  сигнала на выходе элемента 1 триггер 3 находилс  в состо нии 1, то счетчик 2 устанавливаетс  в состо ние 10,,00, а если триггер 3 находилс  в состо нии О, то счетчик 2 устанавливаетс  в состо ние 00,,,00 (младший разр д счетчика 2 слева),
Установка счетчика 2 производитс  по первому заднему фронту входного сигнала, следующему за по влением сигнала на выходе элемента 1, По это му же сигналу происходит переключени триггера 3 (фиг,2д), в результате чего в циклах счета, следуюш 1х друг за другом, мен етс  начальна  установка счетчика 2 (00,,,00 или 10,,,00), Следовательно коэффициен делени  в цикле поочередно принимает значени  К или К, В среднем коэффициент делени  получаетс  равным К+0,5. Частота следовани  импульсов на выходе элемента 1 сравнени  равна f ./(К+0,5),. Однако период их следо- мен етс  от цикла к циклу
вх вани 
ными I- и К-входами) триггера 3; вто- 40 (фиг,2г). Дл  получени  равномерной
рой вход элемента И 5 соединен с выходом элемента ИСКЛЮЧАИЦЕЕ ИЛИ 4, выход - с выходной шиной 10; перва  и втора  шины 8 и 9 управлени  соединены с входами установки соответственно в 1 и в О триггера 3,
Устройство работает следующим образом .
Устройство имеет три режима работы . При наличии на шине 8 управлени  сигнала установки триггера 3 в состо ние 1 коэффициент делени  устройства равен коду коэффициента делени  К, поступаюп1ему по шине 7, При наличии на шине 9 управлени  сигнала установки триггера 3 в состо ние О коэффициент делени  устройства равен К+1, При отсутствии обоих сигналов
управлени  на шинах 8 и 9 коэффициен делени  устройства равен К+0,5,
Входной сигнал (фиг,2а) с частотой скважностью 2 поступает по шине 6 на счетный вход счетчика 2 и переключает его (фиг,26, в) по заднему фронту каждого импульса. Выходной код счетчика 2 посто нно сравниваетс  на элементе 1 с кодом,имеющимс  на шине 7, и при равенстве этих кодов элемент I формирует сигнал (фиг,2г), который поступает на входы счетчика 2, триггера 3 и элемента 5, Если к моменту по влени  сигнала на выходе элемента 1 триггер 3 находилс  в состо нии 1, то счетчик 2 устанавливаетс  в состо ние 10,,00, а если триггер 3 находилс  в состо нии О, то счетчик 2 устанавливаетс  в состо ние 00,,,00 (младший разр д счетчика 2 слева),
Установка счетчика 2 производитс  по первому заднему фронту входного сигнала, следующему за по влением сигнала на выходе элемента 1, По этому же сигналу происходит переключени триггера 3 (фиг,2д), в результате чего в циклах счета, следуюш 1х друг за другом, мен етс  начальна  установка счетчика 2 (00,,,00 или 10,,,00), Следовательно коэффициен делени  в цикле поочередно принимает значени  К или К, В среднем коэффициент делени  получаетс  равным К+0,5. Частота следовани  импульсов на выходе элемента 1 сравнени  равна f ./(К+0,5),. Однако период их следо- мен етс  от цикла к циклу
вх вани 
5
последовательности импульсов на шине 10 служат элементы 4 и 5, Сигнал на выходе элемента 4 при переключении триггера 3 мен ет фазу (фиг,2е), за счет чего на выходе элемента 5 формируетс  равномерна  последовательность импульсов длительностью, равной половине периода входного сигнала (фиг,2ж),
При подаче управл ющего сигнала на шины 8 и 9 триггер 3 посто нно находитс  в состо нии 1 или О соответственно. Поэтому в конце каждого цикла счета счетчик 2 устанав- 5 ливаетс  одинаково и коэффициент делени  устройства принимает значение К (при подаче управл ющего сигнала на шину 8) либо К+1 (при подаче управл ющего сигнала на шину 9).
0

Claims (1)

  1. Формула изобретени 
    Перестраиваемый делитель частоты следовани  импульсов, содержащий триггер, счетчик импульсов, счетный вход которого соединен с входной тиной , а разр дные выходы - с первой группой входов элемента сравнени , втора  группа входов которого соединена с шиной кода коэффициента деле- ин , выход - с первым входом элемента И и входом управлени  счетчика импульсов, первую шину управлени  и выходную шину, отличающий- с   тем, что, с целью расширени  функциональных возможностей при одноfj J ГLГLГLГLГ I J ГLS J JГ JrLГ
    6 б
    временном повыгаении его быстродействи  и надежности, в него введены втора  шина управлени  и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого соединен с входной шиной и входом синхронизации триггера, вход управлени  которого соединен с выходом элемента сравнени , причем входы установки в 1 и в О триггера соединены соответственно с первой и второй шинами управлени , а выход соединен с дополнительным входом счетчика и вторым входом элемента ИСКПЮЧАЮСЦ Е ИЛИ, выход которого соединен с вторым входом элемента И.
    фиг. 2
SU864107822A 1986-06-24 1986-06-24 Перестраиваемый делитель частоты следовани импульсов SU1370783A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864107822A SU1370783A1 (ru) 1986-06-24 1986-06-24 Перестраиваемый делитель частоты следовани импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864107822A SU1370783A1 (ru) 1986-06-24 1986-06-24 Перестраиваемый делитель частоты следовани импульсов

Publications (1)

Publication Number Publication Date
SU1370783A1 true SU1370783A1 (ru) 1988-01-30

Family

ID=21252911

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864107822A SU1370783A1 (ru) 1986-06-24 1986-06-24 Перестраиваемый делитель частоты следовани импульсов

Country Status (1)

Country Link
SU (1) SU1370783A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1051729, кл. Н 03 К 23/66, 06.07.81. Авторское свидетельство СССР № 995334, кл. Н 03 К 23/66, 23.9.81. *

Similar Documents

Publication Publication Date Title
SU1370783A1 (ru) Перестраиваемый делитель частоты следовани импульсов
SU1497721A1 (ru) Генератор импульсной последовательности
SU1580290A1 (ru) Измерительное устройство дл первичного преобразовани
SU1359891A1 (ru) Генератор случайных временных интервалов
SU1566503A1 (ru) Цифровой частотный детектор
SU1172004A1 (ru) Управл емый делитель частоты
SU1669079A1 (ru) Управл емый делитель частоты следовани импульсов
SU1396277A1 (ru) Делитель частоты с переменным коэффициентом делени
SU1652938A1 (ru) Калибратор фазы
SU1182667A1 (ru) Делитель частоты с переменным коэффициентом делени
SU976503A1 (ru) Перестраиваемый делитель частоты
SU1211821A1 (ru) Программное реле времени
SU1211878A1 (ru) Управл емый делитель частоты следовани импульсов
SU1292177A1 (ru) Делитель частоты следовани импульсов с переменным коэффициентом делени
SU1622926A2 (ru) Формирователь временных интервалов
SU1483466A1 (ru) Кусочно-линейный интерпол тор
SU684710A1 (ru) Фазоимпульсный преобразователь
SU1262501A1 (ru) Сигнатурный анализатор
SU681550A1 (ru) Селектор импульсов по частоте следовани
SU738101A1 (ru) Умножитель частоты следовани импульсов
SU1277387A2 (ru) Делитель частоты следовани импульсов
SU1368983A1 (ru) Синхронный делитель частоты на 14
SU809239A1 (ru) Функциональный преобразователь
SU1448296A1 (ru) Устройство дл сравнени частот
SU1506504A2 (ru) Умножитель частоты