SU1483466A1 - Кусочно-линейный интерпол тор - Google Patents
Кусочно-линейный интерпол тор Download PDFInfo
- Publication number
- SU1483466A1 SU1483466A1 SU874266175A SU4266175A SU1483466A1 SU 1483466 A1 SU1483466 A1 SU 1483466A1 SU 874266175 A SU874266175 A SU 874266175A SU 4266175 A SU4266175 A SU 4266175A SU 1483466 A1 SU1483466 A1 SU 1483466A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- counter
- trigger
- interpolator
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике. Цель изобретени - упрощение интерпол тора за счет сокращени объема блока пам ти. Кусочно-линейный интерпол тор содержит ключ 1, два счетчика 2 и 3, блок пам ти 4 узловых значений функции, линейный преобразователь 5 код - веро тность, блок 6 синхронизации, делитель частоты 7, генератор импульсов 8, переключатель 9, триггер 10 и два формировател 11 и 12 коротких импульсов. Устройство выполн ет интерпол цию не только по аргументу функции, но и по ее значени м, т.е. истинные значени функции вычисл ютс на основе осреднени значений функции по р ду узлов интерпол ции, что позвол ет уменьшить разр дность представлени функции в блоке пам ти и тем самым уменьшить его объем. 4 ил.
Description
О
3 00со
4 С& С5
Фиг. 1
Изобретение относитс к области автоматики и вычислительной техники и может использоватьс дл линейного преобразовани информации.
Целью изобретени вл етс упрощение интерпол тора за счет сокращени объема блока пам ти.
На1 фиг.1 дана блок-схема кусочно- линейного интерпол тора; на фиг.2 - схема блока синхронизации-, на фиг.З и 4 - временные диаграммы, по сн ющие работу интерпол тора.
Интерпол тор (фиг.1) содержит ключ 1, первый и второй счетчики 2 и 3, блок 4 пам ти (ПЗУ) узловых значений функции, линейный преобразователь 5 код-веро тность (ЛПКВ), блок 6 синхронизации, делитель 7 частоты , генератор 8 импульсов, переклю- чатель 9, триггер 10 и два формировател 11 и 12 коротких импульсов (ФКИ) Блок 6 синхронизации (фиг.2) выполнен на трех триггерах и элементе ИЛИ.
В качестве ЛПКВ 5 в частном случае могут быть использованы последовательно соединенные ЦАП и ФНЧ.При этом веро тность представл етс в виде среднего уровн напр жени .Счетчик 3 должен измен ть свое состо ние по спаду сигнала на входе С.
Разр дности блоков выбираютс из следующих соображений. Если количество требуемых, участков интерпол ции равно N , то разр дность п счетчика 2 определ етс как
n 1 + ent
при N О (mod 2)
(log2NX при HMO (mod 2h) Если узловые точки выходной информации должны быть представлены с относительной точностью , а в интерпол торе используетс ПЗУ 4 с выходной разр дностью 1(1 т), то коэф- фициент делени делител частоты 7
К,
т-Т
В силу ограниченной разр дности узловые значени функции Z. могут Ј0 быть написаны в ПЗУ 4 только с неко- торой ошибкой округлени .
При интерполировании гладких функций возможно осуществить такую пред- „ варительную коррекцию записанных в 55 ПЗУ 4 узловых .кодов, чтобы в результате усреднени нескольких кодов соседних узлов в каждом узле получалось бы более точное значение.
O
0
Счетчик 2 определ ет номер текущего узла. Код узла переписываетс в счетчик 3, к которому последовательно 2 -1 раз прибавл етс по единице . При этом из ПЗУ 4 последовательно извлекаютс значени функции (с ограниченной точностью) в текущем и следующих за ним узлах интерпол ции. Значени этих кодов усредн ютс в ЛПКВ 5 с целью получени истинного более точного значени функции (в частности , как указывалось, дл этой цели может быть использован ФНЧ).
Така же процедура производитс дл получени значени в других узла . Дл того, чтобы была возможность уточнить значение в последних рабочих узлах, необходимо в ПЗУ 4 хранить 2т -1 дополнительных корректирующих кода. Коды Wj, записываемые в ПЗУ 4, определ ютс из решени системы
(W,+ W4+ ...+кГ ) Z,
(w2+
W3+
I(WN+ w,
...+wjbl+i)/2ln- - z
,+ ...+W7+ N-1) N
где Z ,- - требуемые значени функции в i-м узле.
Таким образом, путем усреднени потока кодов на выходе ПЗУ 4 во времени производитс уточнение узловых значений.
Из-за некоррелированности сигналов на входах блока 6 синхронизации при неизменных средних параметрах входного потока в счетчик 2 за врем Kn/fC4 будет поступать либо L1 , либо L+f импульсов (дл различных входных частот значение L разное), причем веро тность прихода L или L+1 импульсов определ етс дробной
частью отношени feyKq/fcv гЯе f Bx средн частота входного импульсного потока, fC4- частота генератора 8.
В результате с определенной веро тностью будет производитьс обращение к кодам 1-го или (i+l)-ro узла (в общем случае (mod 2 ). Математическое ожидание выходного сигнала определ етс по интерпол ционной формуле Лагранжа в виде
где
чени i-ro и (i-M)-ro узла ин514
терполируемой функции и веро тности их по влени .
Устройство работает следующим образом .
Счетчик 2 подсчитывает количество импульсов, поступивших на его счетный вход через ключ 1. В некоторый момент времени блок 6 синхронизации вырабатывает три управл ющих сигнала , один из которых закрывает ключ 1, второй - устанавливает счетчик 3 в состо ние, соответствующее состо нию счетчика 2, а третий затем обнул ет счетчик 2. После прекращени действи первого управл ющего сигнала процесс счета импульсов счетчиком 2 повтор етс . Периодичность данного про
25
30
35
цесса определ етс периодом выходного 20 та ИЛИ формируетс последовательность, сигнала генератора 8 импульсов Т н , умноженным в К л раз, где К о - коэффициент делени делител 7 частоты. Дл нормальной работы устройства необходима така последовательность операций. Счетчик 2 определ ет номер текущего узла интерпол ции (этот процесс осуществл етс путем счета импульсов , поступающих с входа ,и рассмотрен выше) . Из ПЗУ 4 выбираетс код функции, соответствующий текущему узлу, состо ние счетчика 3, определ ющее адрес выбираемого из ПЗУ 4 кода, периодически через интервал времени Т.. увеличиваетс на 1 (это
п
осуществл етс путем подачи на вход С счетчика импульсов с выхода генератора 8) раз подр д. Синхронно с изменением состо ни счетчика 3 измен етс код на выходе ПЗУ 4.
Таким образом, в течение одного периода счета счетчика 2 через равные интервалы времени из ПЗУ 4 извлекаютс коды нескольких значений функции в соседних узлах.
Указанна последовательность операций осуществл етс при помощи блоков 7...12 устройства. Блок 6 синхронизации , а также счетчик 3 срабатывают по заднему фронту импульсов, поступающих с выхода переключател 9. Переключатель 9 осуществл ет перераспределение импульсов, поступающих на его вход: один импульс (первый после прихода сигнала с выхода делител 7 через ФКИ 12 на вход триггера 10) проходит на блок синхронизации и при этом формируютс управл ющие сигналы на выходах блока 6 синхронизации в
40
45
50
55
Claims (1)
- изображенна на фиг.4. Формула изобретениКусочно-линейный интерпол тор, содержащий ключ, сигнальный вход которого вл етс входом интерпол тора и соединен с тактирующим входом блока синхронизации, подключенного первым . выходом к управл ющему входу ключа, а вторым выходом - к входу обнулени первого счетчика, счетный вход которого соединен с выходом ключа, генератор импульсов и блок пам ти узловых значений функции,подключенный выходом к входу линейного преобразовател код- веро тность, выход которого вл етс выходом интерпол тора, о т л и ч а ю- щ и и с тем, что, с целью упрощени интерпол тора за счет сокращени объема блока пам ти, в него введены делитель частоты, триггер, два Формировател коротких импульсов, переключатель и второй счетчик, соединенный выходом с адресным входом блока пам ти узловых значений функций, установочным входом - с выходом первого счетчика, входом разрешени установки кода - с третьим выходом блока синхронизации, а счетным входом - с первым выходом переключател , подключенного вторым выходом к входу задани интервала преобразовани блока синхронизации, управл ющим входом - к выходу триггера, а сигнальным входом - к выходу генератора импульсов и входу первого формировател коротких импульсов, соединенного выходом с входом обнулени триггера исоответствии с фиг.4, а остальныеVvi 92 -1 импульсов - на вход счетчика3.Дл нормальной работы триггера 10 на его входы должны поступать короткие импульсы, формируемые ФКИ 11 и 12. Если делитель 7 формирует на выходе такие импульсы сам, то необходимость в ФКИ 11 может отпасть.Блок 6 синхронизации работает следующим образом. По вление заднего фронта импульса на входе С триггера Т блока 6 синхронизации (вх.2) устанавливает единичный уровень на его выходе. Передние фронты импульсов , поступающих на вх.1, продвигают эту единицу до тех пор, пока ее по вление на выходе Т 2 не обнулит триггер Т ... С учетом логического элемен5050 та ИЛИ формируетс последовательность,0505изображенна на фиг.4. Формула изобретениКусочно-линейный интерпол тор, содержащий ключ, сигнальный вход которого вл етс входом интерпол тора и соединен с тактирующим входом блока синхронизации, подключенного первым . выходом к управл ющему входу ключа, а вторым выходом - к входу обнулени первого счетчика, счетный вход которого соединен с выходом ключа, генератор импульсов и блок пам ти узловых значений функции,подключенный выходом к входу линейного преобразовател код- веро тность, выход которого вл етс выходом интерпол тора, о т л и ч а ю- щ и и с тем, что, с целью упрощени интерпол тора за счет сокращени объема блока пам ти, в него введены делитель частоты, триггер, два Формировател коротких импульсов, переключатель и второй счетчик, соединенный выходом с адресным входом блока пам ти узловых значений функций, установочным входом - с выходом первого счетчика, входом разрешени установки кода - с третьим выходом блока синхронизации, а счетным входом - с первым выходом переключател , подключенного вторым выходом к входу задани интервала преобразовани блока синхронизации, управл ющим входом - к выходу триггера, а сигнальным входом - к выходу генератора импульсов и входу первого формировател коротких импульсов, соединенного выходом с входом обнулени триггера ивходом делител частоты, выход которого через второй формирователь коВх .2 Вх.1Фиг.25 TJTJTJIJTJTJTJTJTJжlJT LTlJ LJTJlJ LriJLTLTLTa JUL,JLLlJiiAAlXJLJLФиг. fротких импульсов соединен с входом установки в 1 триггера.и
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874266175A SU1483466A1 (ru) | 1987-06-22 | 1987-06-22 | Кусочно-линейный интерпол тор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874266175A SU1483466A1 (ru) | 1987-06-22 | 1987-06-22 | Кусочно-линейный интерпол тор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1483466A1 true SU1483466A1 (ru) | 1989-05-30 |
Family
ID=21312476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874266175A SU1483466A1 (ru) | 1987-06-22 | 1987-06-22 | Кусочно-линейный интерпол тор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1483466A1 (ru) |
-
1987
- 1987-06-22 SU SU874266175A patent/SU1483466A1/ru active
Non-Patent Citations (1)
Title |
---|
Федоров Р.Ф. и др. Стохастические преобразователи информации. Л.: Машиностроение, 1978, с. 171-173. Авторское свидетельство СССР № 1206820, кл. G 06 G 7/30, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1483466A1 (ru) | Кусочно-линейный интерпол тор | |
SU1265642A1 (ru) | Устройство дл определени знака разности фаз | |
SU1506553A1 (ru) | Преобразователь частота-код | |
SU725238A1 (ru) | Делитель частоты следовани импульсов с переменным коэффициентом делени | |
JP3125651B2 (ja) | レート発生器 | |
SU1649572A1 (ru) | Устройство дл вычислени отношени временных интервалов | |
SU1068835A1 (ru) | Параллельный анализатор спектра | |
SU1126970A1 (ru) | Цифровой экстрапол тор | |
SU1177930A1 (ru) | Устройство для фазовой синхронизации | |
SU1363425A1 (ru) | Умножитель частоты | |
SU869065A1 (ru) | Делитель частоты | |
SU1370783A1 (ru) | Перестраиваемый делитель частоты следовани импульсов | |
SU1226619A1 (ru) | Формирователь последовательности импульсов | |
SU1223329A1 (ru) | Умножитель частоты | |
SU855533A1 (ru) | Преобразователь RLc-параметров датчиков в код с параллельным усреднением | |
SU1652938A1 (ru) | Калибратор фазы | |
SU799119A1 (ru) | Дискриминатор временного положени СигНАлОВ | |
SU1277141A1 (ru) | Делительное устройство | |
SU1290195A2 (ru) | Многоканальное устройство дл определени знака разности фаз | |
SU1376083A1 (ru) | Генератор потоков случайных событий | |
SU1525694A1 (ru) | Цифровой синтезатор сигналов | |
SU1404972A1 (ru) | Устройство счета фазовых циклов | |
SU917172A1 (ru) | Цифровой измеритель временных интервалов | |
SU815888A1 (ru) | Способ выделени импульсногоСигНАлА | |
SU1211758A1 (ru) | Устройство дл определени параметра степенной модели среднего значени случайного сигнала |