SU976503A1 - Перестраиваемый делитель частоты - Google Patents

Перестраиваемый делитель частоты Download PDF

Info

Publication number
SU976503A1
SU976503A1 SU813283405A SU3283405A SU976503A1 SU 976503 A1 SU976503 A1 SU 976503A1 SU 813283405 A SU813283405 A SU 813283405A SU 3283405 A SU3283405 A SU 3283405A SU 976503 A1 SU976503 A1 SU 976503A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
comparison
elements
bus
Prior art date
Application number
SU813283405A
Other languages
English (en)
Inventor
Александр Васильевич Шанин
Владимир Иванович Горин
Original Assignee
Предприятие П/Я Г-4273
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4273 filed Critical Предприятие П/Я Г-4273
Priority to SU813283405A priority Critical patent/SU976503A1/ru
Application granted granted Critical
Publication of SU976503A1 publication Critical patent/SU976503A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

Изобретение относится к импульсной технике и может использоваться в цифрой вых синтезаторах частоты, в устройствах синхронизации и управления цифровых систем.
Известно устройство для перестраиваемого деления частоты, содержащее счетчик, триггеры, дешифраторы [1].
Недостатком устройства является в>менение длительности выходных импульсов в зависимости от значения кода коэффициента деления.
Наиболее близким техническим реше- 15 нием является перестраиваемый делитель частоты, содержащий двоичный счетчик, выход которого соединен с первым входом первого элемента сравнения, второй вход которого подключен к шине управпе^го ния, второй элемент сравнения, триггер, элемент ИЛИ и два элемента И причем один из входов первого элемента И соединен с выходом первого элемента сравп нения, а выход второго элемента И — с входом двоичного счетчика [2 ].
Недостатком устройства является отсутствие возможности регулировки длительности выходных импульсов, что ограничивает его функциональные возможности.
Цель изобретения - расширение функциональных возможностей устройства.
Поставленная цепь достигается тем, что в перестраиваемый делитель частоты, содержащий двоичный счетчик, выход которого соединен с первым входом первого элемента сравнения, второй вход которого подключен к первой шине управления, второй элемент сравнения, триггер, элемент ИЛИ, первый и второй элементы И, причем первый вход первого элемента И соединен с выходом первого элемента сравнения, а выход второго элемента И - с входом двоичного счетчика, введены третий элемент И и элемент ИЛИ-HE, первый вход которого подключен к первому входу третьего элемента И, к выходу
976503 4 второго элемента сравнения, второй вход к выходу первого элемента сравнения, выход - к первому входу второго элемента И, второй вход которого соединен с вторыми входами первого и третьего эле- 5 ментов И и с шиной входного сигнала, а также выходы первого и третьего элементов И подключены соответственно к первому и второму входам триггера и элемента ИЛИ, выход последнего соединен 10 с установочным входом двоичного счетчика, а прямой и инверсный выходы триггера подключены соответственно к управ ляющим входам первого и второго элементов сравнения, причем первый вход второ- 15 го элемента сравнения соединен с выходом двоичного счетчика, а второй вход со второй шиной управления.
На фиг. 1 представлена структурная 20 схема перестраиваемого делителя частоты; на фиг. 2 - временные диаграммы, объясняющие работу устройства.
Устройство содержит двоичный счетчик 1, первый и второй элементы 2 и 3 25 сравнения, первый, второй, третий элементы 4—6 И, элемент 7 ИЛИ—НЕ, элемент 8 ИЛИ, триггер 9, первую и вторую шины 10 и 11 управления, шину 12 входного сигнала, причем выход двоич- , ного счетчика подключен к первым входам первого и второго элементов 2—3 сравнения, первые входы которых соответственно соединены с шинами 10-1.1 управления. Первый вход счетчика 1 сое- . динен с выходом второго элемента 5 И, второй вход - с выходом элемента 8 ИЛИ, первый и второй входы которого соответ ственно подключены к выходам третьего и первого элементов 6,4 И и к первому и второму входам триггера 9, прямым и инверсным выходами соединенным соответственно с вторым входом первого и второго элемента 2 и 3 сравнения. Выход первого элемента 2 сравнения подключей к второму входу элемента 7 ИЛИНЕ и к первому входу элемента 4 И, второй вход которого соединен с вторыми входами второго и третьего элементов 5 и 6 И и с шиной 12 входного сигнала. Выход второго элемента 3 сравнения сое-50 динен с первыми входами элементов 7, 6 ИЛ И-НЕ и И.
Устройство работает следующим обра зом.
Пусть содержимое счетчика 1, изменяемое синхронно с заданным фронтом очередного импульса шины 12 (фиг. 2а), поступившего на его вход с выхода эле мента 5 И, оказалось равным значению кода элемента 3 сравнения. Тогда на выходе элемента 3 сравнения сформируется единичный потенциал (фиг. 26), который через элемент 7 ИЛИ-HE запретит прохождение импульсов шины 12 через элемент 5 И (фиг. 2в) на счетный вход счетчика 1, поступая на вход элемента 6 И (фиг. 2г), откроет его для прохождения импульсов шины 12. Задним фрон том следующего импульса с выхода элемента 6 И через элемент 8 ИЛИ в счетчик 1 запишется 1 в первый разряд и О в остальные разряды. Добавление единицы к начальному состоянию счетчика 1 связано с тем, что импульс начальной установки выделяется из последовательности счетных импульсов, уменьшая их количество на единицу.
В тот же момент времени триггер 9 переключается в состояние 1 (фиг. 2е), при этом на управляющий вход элемента 3 сравнения поступит нулевой потенциал, запрещающий сигнал равенства, а на управляющий вход элемента 2 сравнения единичный потенциал разрешения.
При достижении счетчиком 1 состояния, равного значению кода элемента 2 сравнения, элемент 2 сравнения сформирует единичный сигнал равенства (фиг. 2ж) и цикл работы устройства повторится, причем в данном случае импульс начальной установки счетчика 1 появится на выходе элемента 4 (фиг. 2д), а триггер переключается его задним фронтом в состояние '‘'ноль.
Период следования выходных импульсов, снимаемых с единичного плеча триггера 9, определяется произведением периода входных импульсов шины 12 на сумму значения кодов элементов сравнения, где обратное значение суммы кодов составляет коэффициент деления. Длительность выходных импульсов равна произведению значения кодов первого эле-* мента сравнения на период входных импульсов шины 12, а продолжительность паузыпроизведению значения кодов второго элемента сравнения на период входных импульсов шины 12.
I
Таким образом, предлагаемый перестраиваемый делитель частоты обладает широкими функциональными возможностями, заключающимися в том, что в нем реализовано как произвольные изменения частоты, так и длительности выходных имиульсов и паузы между ними, причем диапазон изменения коэффициента деления частоты в данном случае в два раза больше, чем в известном устройстве.
Кроме того, устройство позволяет получить две сдвинутые на заданное время, кратные периоду входных сигналов, по- $ следовательности импульсов одинаковой частоты.

Claims (2)

  1. Изобретение относитс  к импульсной технике и может использоватьс  в цифро вых синтезаторах частоты, в устройствах . синхронизапии и управлени  цифровых сио тем. Известно устройство дл  перестраиваемого делени  частоты, содержащее счетчик, триггеры, дешифраторы 1, Недостатком устройства  вл етс  изменение длительности выходных импулЕ сов в зависимости от значени  кода коэффициента делешш. Наиболее близким техническим решением  вл етс  перестраиваемый делитель частоты, содержаишй двоичный счетчик выход которого соединен с первым входом первого элемента сравнени , второй вход которого подключен к шине управпеа ни , второй элемент сравнени , триггер, элемент ИЛИ и два элемента И причем один из входов первого элемента И соединен с вь1ходом первого элемента сра&ч нени , а выход второго элемента И - с входом двоичного счетчика 2. Недостатком устройства  вл етс  отсутствие возможности регулировки длительности выходных импульсов, что ограничивает его функциональные возможности. Цель изобретени  - расширение функциональных возможностей устройства. Поставленна  цель достигаетс  тем, что в перестраиваемый делитель частоты, содержащий двоичный счетчик, выход которого соединен с первым входом первого элемента сравнени , второй вход которого подключен к первой шине управлени , второй элемент сравнени , триггер, элемент ИЛИ, первый н второй элементы И, причем первый вход первого элемента И соединен с выходом первого элемента сравнени , а выход второго элемента И - с входом двоичного счетчика, введены третий элемент И н элемент ИЛИ-НЕ, вход которого подключен к первому входу третьего элемента И, к выходу второго эпемента сравнени , второй вход к выходу первого элемента сравнени , выход - к первому входу второго элемента И, второй вход которого соединен с вторыми входами первого и третьего элементов И и с шиной входного сигнала, а также выходы первого и третьего элементов И подключены соответственно к первому и второму входам триггера и элемента ИЛИ, выход последнего соединен с установочным входом двоичного счетч№ка , а пр мой и инверсный выходы триггера подключены соответственно к управл ющим входам первого и второго элемен тов сравнетш, причем первый вход второ го элемента сравнени  соединен с выходом двоичного счетчика, а второй вход со второй шиной управлени . На фиг. 1 представлена структурна  схема перестраиваемого делител  частоты; на фиг. 2 - временные диаграммы, объ сн ющие работу устройства. Устройство содержит двоичный счетчик 1, первый и второй элементы 2 и 3 сравнени , первый, второй, третий элементы 4-6 И, элемент 7 ИЛИ-НЕ, элемент 8 ИЛИ, триггер 9, первую и вторую шины 10 и 11 управлени , шину 12 входного сигнала, причем выход двоичного счетчика подключен к первым входам первого -и второго элементов 2-3 сравнени , первые входы которых cooi ветственно соединены с шинами 10-11 управлени . Первый вход счетчика 1 соединен с выходом второго элемента 5 И, второй вход - с выходом элемента 8 ИЛИ первый и второй входы которого соответственно подключены к выходам третьего и первого элементов 6,4 И и к первому и второму входам триггера 9, пр мым и инверсным выходами соединенным соответственно с BtopbiM входом первого и второго элемента 2 и 3 сравнени . Выход первого элемента 2 сравнени  подключен к второму входу элемента 7 ИЛИ НЕ и к первому входу элемента 4 И, второй вход которого соединен с вторыми входами второго и третьего элементов 5 и 6 И и с шиной 12 входного сигнала. Выход второго элемента 3 сравнени  сое динен с первыми входами элементов 7, 6 ИЛИ-НЕ и И. Устройство работает следующим образом . Пусть содержимое счетчика 1, измен емое синхронно с заданным фронтом очередного импульса шины 12 (фиг. 2а), поступившего на его вход с выхода элемента 5 И, оказалось значению кода элемента 3 сравнени . Тогда на ыходе элемента 3 сравнени  сформируетс  единичный поте1шиал (фиг. 26), который через элемент 7 ИЛИ-НЕ запретит прохождение импульсов шины 12 через элемент 5 И (фиг. 2в) на счетный вход счетчика 1, поступа  на вход элемента 6 И (фиг. 2г), откроет его дл  прохождени  импульсов шины 12. Задним фронтом следующего импульса с выхода эл&мента 6 И через элемент 8 ИЛИ в счетчик 1 запишетс  1 в первый разр д и О в остальные разр ды. Добавление единицы к начальному состо нию счетчика 1 св зано с тем, что импульс начальной установки выдел етс  из последовательности счетных импульсов, уменьша  их количество на единицу. В тот же момент времени триггер С) переключаетс  в состо ние 1 (фиг. 2е), при этом на управл ющий вход элемента 3 сравненгш поступит нулевой потенциал, запрещаюишй сигнал равенства, а на управлйющий вход элемента 2 сравнени  единичный потенциал разрешени . При достижении счетчиком 1 состо ни , равного значению кода элемента 2 сравнени , элемент 2 сравнени  сформирует единичный сигнал равенства (фиг.2ж) и шпш работы устройства повторитс , причем в данном случае импульс начальной установки счетчика 1 по витс  на выходе элемента 4 (фиг. 2д), а триггер переключаетс  его задним фронтом в состо ние ноль. Период следовани  выходных импульсов , снимаемых с единичного плеча триггера 9, определ етс  произведением периода входных импульсов шины ±2 на сумму значени  кодов элементов сравнени , где обратное значение суммы кодов составл ет коэффициент делени . Длительность выходных импульсов равна произведению значени  кодов первого элемента сравнени  на период входных импуль сов шины 12, а продолжительность паузыпроизведению значени  кодов второго элемента сравнени  на период входных импульсов шины 12. Таким образом, предлагаемый перестраиваемый делитель частоты обладает широкими функционалыа 1ми возможност ми, заключающимис  в том, что в нем реализовано как произвольные изменени  частоты, так и длительности выход1а1х иМиульсов и паузы между ними, причем диапазон изменени  коэффициента деле1пга частоты в данном случае в два раза больше, чем в известном устройстве Кроме того, устройство позвол ет получить две сдвинутые на заданное BpeMia, кратные периоду входных сигналов, поспедоватепьности импульсов одинаковой частоты. Формула изобретени  Перестраиваемый делитель частоты, содержащий двоичный счетчик, выход которого соединен с первым входом первого элемента сравнени , второй которого подключен к первой шине управлени , второй элемент сравнени , триггер, элемент ИЛИ, первый и второй элементы И, причем первый вход первого элемента И соединен с выходом первого элемента сравнени , а выход второго элемента входом двоичного счетчика, отличающийс  тем, что, с цепью расширени  функциональных возможностей, в него введены третий элемент И и элемент ИЛИ-НЕ, первь1й вход которого подключе к первому входу третьего элемента И, к выходу второго элемента сравнени , второй вход - к выходу первого элемента сравнени , выход - к первому входу второго элемента И, второй вход которого соединен с вторыми входами первого и третьего элементов И и с шиной входного сигнала, а также выходы первого и третьего элементов И подключены соответственно к первому и второму входам триггера и элемента ИЛИ, выход последнего соединен с установочным входом двоичного счетчика, а пр мой и инвероный выходы триггера подключены сооьветственно к управл ющим Входам первого и второго элементов сравнени , причем первый вход второго элемента сравнени  соединен с выходом двоичного счетчика , а второй вход - со второй пшной управлени . Источники информации, прин тые во внимание при экс пертизе 1.Авторское свидетельство СССР № 401005, кл. Н 03 К 23/ОО, 1971.
  2. 2.Авторское свидетельство СССР № 661813, кл. Н 03 К 23/00, 1977.
    Фиг. I
SU813283405A 1981-05-04 1981-05-04 Перестраиваемый делитель частоты SU976503A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813283405A SU976503A1 (ru) 1981-05-04 1981-05-04 Перестраиваемый делитель частоты

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813283405A SU976503A1 (ru) 1981-05-04 1981-05-04 Перестраиваемый делитель частоты

Publications (1)

Publication Number Publication Date
SU976503A1 true SU976503A1 (ru) 1982-11-23

Family

ID=20956189

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813283405A SU976503A1 (ru) 1981-05-04 1981-05-04 Перестраиваемый делитель частоты

Country Status (1)

Country Link
SU (1) SU976503A1 (ru)

Similar Documents

Publication Publication Date Title
SU976503A1 (ru) Перестраиваемый делитель частоты
SU658741A1 (ru) Управл емый делитель частоты
SU911740A1 (ru) Делитель частоты импульсов на N-1/2
SU422102A1 (ru) Устройство задержки
SU997255A1 (ru) Управл емый делитель частоты
SU1370783A1 (ru) Перестраиваемый делитель частоты следовани импульсов
SU1119175A1 (ru) Делитель частоты
SU641658A1 (ru) Многопрограмный делитель частоты
SU1213525A1 (ru) Формирователь длительности импульсов
SU1566503A1 (ru) Цифровой частотный детектор
SU1197068A1 (ru) Управл ема лини задержки
SU1075431A1 (ru) Устройство фазировани бинарного сигнала
SU951677A1 (ru) Устройство дл задержки импульсов
SU1292177A1 (ru) Делитель частоты следовани импульсов с переменным коэффициентом делени
SU921094A1 (ru) Дес тичный счетчик
SU839066A1 (ru) Делитель частоты следовани иМпульСОВ
SU1034174A1 (ru) Нониусный преобразователь кода во временной интервал
SU966919A1 (ru) Делитель частоты с переменным коэффициентом делени
SU659976A1 (ru) Цифровой измеритель частоты
SU1455388A2 (ru) Управл емый делитель частоты
SU951711A1 (ru) Цифровой делитель частоты следовани импульсов
SU1443121A1 (ru) Умножитель частоты
SU482898A1 (ru) Делитель частоты с переменным коэффициентом делени
SU1252943A1 (ru) Преобразователь цифрового кода в частоту следовани импульсов
SU1277387A2 (ru) Делитель частоты следовани импульсов