SU1197068A1 - Управл ема лини задержки - Google Patents

Abstract

Изобретение относитс  к области дискретной техники и может быть использовано в имитаторах помех дл  широкополосных систем св зи. Цель изобретени г - расширение области применени  устройства путем уменьшени  величины дискретного шага изменени  задержки и -обеспечение изменени  задержки по заданному закону. Устройство содержит сдвигающий регистр 5 и источник задерживаемой информа ции, например генератор 6 псевдослучайной последовательности импульсов, Дл-  достижени  поставленной цели в устройство дополнительно введены задающий генератор 1, счетчик 2, дешифратор 3, первьй 4 и второй 7 мультиплексоры , D-триггер 8,первый 9 и второй 10 реверсивные счетчики и источник 11 программируемых сигналов. Генератор 6 псевдослучайной последовательности может быть выполнен по С произвольной схеме. Наличие тактового 5g входа необходимо дл  синхронизации (Л выходного сигнала с тактовыми сигналами регистра 5. 1 з.п. ф-лы, 1 ил. I-I L. .J

Description

, 1

Изобретение относитс  к области дискретной техники и может быть использовано в имитаторах помех дл  широкополосных систем св зи.

Цель изобретени  - распщрение области применени  за сЧет уменьшени  величины дискретного шага изменени  задержки и обеспечение изменени  задержки по заданному закону.

На чертеже изображена структурна  электрическа  -схема управл емой линии задержки.

Предлагаема  лини  содержит задающий генератор 1, счетчик 2, дешифратор 3, первый мультиплексор 4, сдвигающий регистр 5, источник задерживаемой информации, например генератор 6 псевдослучайной последовательности , второй мультиплексор 7, D-триггер 8, первьй 9 и второй 10 реверсивные счетчики, истсгчник 11 программируемьк сигналов.

В этом устройстве последовательно соединены задающий генератор 1, счетчик 2 импульсов, дешифратор 3, первьп мультиплексор 4, кроме того, последний (к-й) выход дешифратора 3 соединен с тактовыми входом сдвигаюего регистра 5 и генератора 6 псевослучайной последовательности. Выход первого мультиплексора 4 подключен к управл ющему входу D-триггера 8,управл ющие входы первого мультиплексора 4 соединены выходами первого реверсивного счетчика ,9. Выход генератора псевдослучайной последовательное ти 6 соединен с информационным вхоом сдвигак цего регистра 5, выходы сдвигающего регистра 5 соединены с нформационными входами, в торого мультиплексора 7. Выход второго мультиплексора 7 соединен с информационным входом D-триггера 8, управл ющие вхоы второго мультиплексора 7 соедине ны с выходами второго реверсивного четчика 10. Счетные входы второго еверсивного счетчика 10 соединены с выходами импульсов переноса первого реверсивного счетчика 9, счетные входы первого реверсивного счетчика 9 соединены с выходами источника 11 программных сигналов. Структура сточника 11 определ етс  требуемым законом изменени  задержки. Он может содержать, например дл  линейного закона, первый 12 и второй 13 элеенты И, выходы которых  вл ютс  выодами- источника программируемых

97068

сигналов, первые входы объединены и подключены, например, через делитель 14 частоты, к выходу генератора 1, а вторые входы подключены, например, через соответствуюп1ие контакты переключател  15, к шине питани . Возможно также подключение счетных входов реверсивного счетчика 9 к .внешним устройствам, определ ющим закон изменени  задержки.

Генератор псевдослучайной последовательности 6 может быть выполнен по произвольной схеме. Наличие тактового входа вызвано необходимостью

15 синхронизации выходного сигнала с тактовым сигналом регистра 5.

Управл ема  лини  задержки работает следующим образом.

20 В исходное состо ние все разр ды первого реверсивного счетчика 9, второго реверсивного счетчика 10, счетчика 2 импульсов наход тс  в нулевом состо нии. Задающий генератор 1 вырабатывает последовательность пр моугольных импульсов, которые поступают на вход счетчика 2 импульсов. Счетчик 2 импульсов осуществл ет подсчет поступанщих на его вход импуль ,jj сов, в результате чего на его выходах формируютс  двоичные, г-разр дные кодовые комбинации, измен ющиес  с приходом очередного импульса. Информагщ  в виде двоичных, г-разр дных кодовых комбинаций поступает на входы полного дешифратора 3. Число выходов полного дешифратора 3 равно к 2-,, где г - число входов дешифратора . Таким образом, двоичные г-разр дные кодовые комбинации преоб 0 разуютс  в параллельные, к-разр дные, унитарные кодовые комбинации. Унитарным кодом назьшаетс  код, в каждой двоичной комбинации которого присутствует только одна единица. Та КИМ образом, на выходах дешифратора

3 в фиксированный момент времени присутствует кодова  комбинаци , имеюща  только одну единицу. С приходом очередного импульса на вход счетчика 2 на его выходе измен етс  кодова  комбинаци , следовательно на выходе дешифратора 3 также мен етс  кодова  комбинаци  за счет перехода единицы в следующий разр д. Поскольку импульсы на вход счетчика 2 поступают непрерьюно, то на его выходах непрерывно изе(ен етс  кодова  Комбинаци , и следовательно, непрерывно

31

измен етс  кодова  комбинаци  на выходе дешифратора 3, т.е. единица поочередно по вл етс  на каждом из выходов с частотой fo/к, где к - число выходов дешифратора, а „ - частота задающего имитатора.

Выходы дешифратора 3 подключены к информационным входам первого мультиплексора 4, работой которого управл ет первый реверсивный счетчик 9. Каждой двоичной комбинации, снимаемой с выходов первого реверсивного счетчика, 9, соответствует коммутаци  определенного информационного входа первого мультиплексора 4 на его выход. Таким образом, единица, поочередно со сдвигом на один такт, по вл юща с  на информационных входах первого мультиплексора 4, при коммутации определенного входа мультиплексора 4 на выход, попадает на выход мультиплексора 4. При этом единица в выходной бинарной последовательности TaitjKe будет иметь временной сдвиг, однозначно определ емый тем, с какого из информационных выходов последовательность поступает ид выход. Кроме того, с. последнего выхода дешифратора 3 последовательность импульсов поступает на тактовые входы генератора 6 псевдослучайной последовательности и сдвигающего регистра 5, на информационный вход которого поступает; псевдослучайна  последовательнос-ць с генератора псевдослучайной - последовательности 6, Сдвигающий регисур поразр дно подключен к -информациойным входам второго мультивибратора 7, К управл ющим входам второго мультивибратора 7 подключен второй реверсивный счетчик 10, поэтому каждой двоичной комбинации, снимаемой .с , выходов второго реверсивного счетчика 10, соответствует коммутаци  определенного разр да сдвигающего регистра 5 на вход второго мультиплексора J7. Поскольку сдвигающий регистр 5 тактируетс  импульсами с последнего выхода дешифратора 3, то разница во времени между импульсами, идущими с первого и последнего выходов депшфратора 3, соответствует задержке одного разр да сдвигающего регистра 5, При управлении вторьм реверсивным счетчиком 10 второго мультиплексора 7 на выход мультиплексора 7 коммутируетс  псевдослучайна  последовательность с разр дов сдвигающего ре-i гистра 5, причем задержка псевдослу97068

, чайной последовательности однозначно определ етс  номером разр да коммутируемого на выход второго мультиплексора 7. Таким образом, измен  

5 состо ние второго реверсивного счетчика 10, можно управл ть задержкой псевдослучайной последовательности в пределах числа разр дов сдвигающего регистра 5 с дискретным шагом, рав0 ным одному такту. Выход первого

мультиплексора 4 соединен с управл ющим входом D-триггера, а выход второго мультиплексора 7 соединен с информационнь1м входом D-триггера 8.

5 Как известно D-триггер  вл етс  элементом задержки в том смысле, что инт формаци  поступает на выход с информационного входа только.тогда, когда на управл ющем входе есть импульс. Таким образом, импульсы с выхода первого мультиплексора 4  вл ютс  управл ющими дл  прохождени  псевдослучайной последовательности с выхода второго мультиплексора 7 на

5 выход D-триггера 8. Тем самым осуществл етс  изменение задержки псевдо случайной по следов ательности,пос тупающей с выхода второго мультиплексора 7 на информационный вход В-триг0 гера 8, в пределах одного разр да сдвигающего регистра 5 с дискретным шагом равным разнице во времени по влени  единицы на двух последовательных вькодах дешифратора 3, т.е.

равным -периоду следовани  импульсов

5

задающего генератора 1.

Изменение задержки псевдослучайной последовательности на выходе D-триггера может осуществл тьс  по

Claims (2)

1. jj требуемому закону, например, либо по Линейно-возрастающему, либо по липбйно-убывающему. Оба эти релшма рабОтй с точки зрени  принципа функционировани  идентичны В обоих случа  импyльcы от задающего генератора 1 через делитель 14 частоты поступают на вход первого и второго элементов И 12 и 13. В зависимости от выбранного закона изменени  задержки необходимо подать положитель0 ный потенциал на соответствующий элемент И с помощью, например, ме|Ханич€ского переключател  15, Согласно указанной схеме в одном случае закон изменени  задержки будет линейно-возрастающим, во втором случае - линейно-убывающим. При этом юткрьшаетс  соответствующий элемент JHj, либо 12, либо 13 соответственно. и через делитель 14 частоты -управл ющие импульсы от задающего генератора 1 поступают на один из счетных входов первого реверсивного счетчика 9. Если импульсы поступают на счетный вход +1, тдч первый реверсивный счетчик 9 осуществл ет счет импульсов от О до 2, где п -, число выходов счетчика, соответствующее числу его  чеек, т.е. обеспечиваетс  линейновозрастающий закон изменени  задержки Если же импульсы поступают на счетный вход -1, счет происходит от до О, тем самым обеспечиваетс  линейно-убывакнций закон изменени  задержки . Осуществл   счет поступающих на вход импульсов, первый реверсивньй счетчик 9 управл ет первым мультиплек сором 4, т.е. на выход первого мультиплексора 4 последовательно коммутируютс  информационные входы с частотой управл ющих импульсов, поступаю щих на счетный вход первого реверсивного счетчика 9. При полном заполнении первого реверсивного счетчика 9 импульс с выхода переноса п пост пает на счетный вход +1 второго реверсивного счетчика 10. При поступлении управл кнцих импульсов на счетнь1й вход -1 первого реверсивного счетчика 9 происходит обратный счет импульсов, и при переходе счетчика из состо ни  полного обнулени  в состо ние 2 импульс с выхода переноса О поступает на счетный вход -1 второго реверсивного счетчика 10, Второй реверсивный счетчик 10, осуществл   или обратньй подсчет поступающих импульсов .от первого реверсивного счетчика 9, управл ет вторым мультиплексором 7, коммутиру  псевдослучайную последовательность с разр 1дов сдвигающего регистра 5 на выход второго мультиплексора 7. Таким образом изменение задержки псевдослучайной последовательности осуществл етс  за счет подсчета управл н цих импульсов реверсивными счетчиками 9 и 10. Первый реверсивный счетчик 9 осуществл ет изменение задержки псевдослучайной последовательности в пределах одного разр да сдвигающего регистра 5, а второй реверсивньй счетчик 10 в пределах от первого до последнего разр да сдвигающего регистра 5. Поскольку управл инцие импульсы от задающего генератора 1 через делитель 14 частоты поступают непрерьшно на счетньй вход первого реверсивного счетчика 9, то и изменени  задержки псевдослучайного сигнала также происходит HenpepijiBHo. Подключение счетных входов реверсивного счетчика 9 к внешним программирующим устройствам позвол ет получить в общем случае произвольньй закон изменени  задержки , определ емьй структурой внешнего программирующего устройства. Формула изобретени  1.Управл ема  лини  задержки, содержаща  сдвигающий регистр и источник задерживаемой информации, выход которого соединен с информационным входом сдвигающего регистра, о т л и чающа с  тем, что, с целью расширени  области применени  за счет Уменьшени  величины дискретного шага изменени  задержки и обеспечени  изменени  з адержки по заданному закону, в нее введены последовательно соединенные - зад ак ций генератор, дешифратор и первый мультиплексор, а также второй мультиплексор, первьй и второй реверсивные счетчики,: D-триггер и источник дрограммируемых сигналов, причем управл ющие входы первого мультиплексора соединены с выходами первого реверсивного счетчика, -а выход первого мультиплексора соединен с управл ющим входом D-триггера, последний (к-й) выход дешифратора, кроме того, соединен с тактовыми входами сдвигающего регистра и источника задерживаемой информации, выходы сдвигающего регистра соединены с информационными входами второго муль типлексора, управл кщие. входы второго мультиплексора соединены с выходами второго реверсивного счетчика, вьгкод второго мультиплексора соединен с информационным входом D-триггера , счетные входы второго реверсивного счетчика-1 соединены с выходами сигналов переноса первого реверсивного счетчика, а счетные входы первого реверсивного счетчика соединены с выходами источника программируе- . мых сигналов, вьпсод D-тркггера  вл етс  выходом устройства.
2. 2.Управл ема  лини  задержки по П.1, о т л и ч а ю щ, а   с   тем, что, с целью обеспечени  изменени  задержки по линейному закону, источник программируемьк сигналов содержит первьй и второй элементы И, дели711970688

   тель частоты и переключатель, подклю- объединены и подключены через деченный к шине питани , выходы пер- литель частоты к выходу задающего вого и второго элементов И  вл ютс  генератора, вторые входы элементов выходами источника программируемых И подключены к соответствующим выхосигналов , .первые входы элементов И 5 д м переключател .