SU1443121A1

SU1443121A1 - Умножитель частоты

Info

Publication number: SU1443121A1
Application number: SU853981436A
Authority: SU
Inventors: Владимир Кириллович Боярчук; Владимир Яковлевич Красюк; Владимир Николаевич Маслий; Сергей Яковлевич Попов
Original assignee: Харьковский Филиал Центрального Конструкторского Бюро Главэнергоремонта
Priority date: 1985-11-25
Filing date: 1985-11-25
Publication date: 1988-12-07

Abstract

Изобретение относитс к радиотехнике и св зи. Цель изобретени - расширение диапазона частот входного сигнала. Умножитель частоты содержит формирователь 1 импульсов, регистры 2 и 3 пам ти, эл-ты задержки 4 и 5, счетчики 6 и 7, делитель 8 частоты с переменньт коэф. делени , делитель 9 частоты, опорный г-р 10, блок орав-, нени 11 кодов и управл емые делители 12 и 13 частоты. Цель достигаетс путем реализации высоких коэф. делени без,снижени быстродействи .1 ил.

Description

,

ft/Л

4

00

ГС

Изобретение относитс к радиотехнике и св зи и может быть использовано в измерительной технике.

Цель изобретени - расширение диа- пазона частот входного сигнала.

На чертеже представлена структурна электрическа схема умножител частоты.

Умножитель частоты содержит формирователь I импульсов, первый 2 и второй 3 регистры пам ти, первьй 4 и- второй 5 элементы задержки, первый 6 и второй 7 счетчики, делитель 8 частоты с переменным коэффициентом да- лени , делитель 9 частоты, опорный генератор 10, блок It сравнени кодов , первьш 12 и второй 13 управл емые делители частоты.

Умножитель частоты работает еле- дующим образом.

В начале каждого периода входного сигнала формирователь 1 формирует короткий импульс, который поступает на входы записи первого 2 и второго 3 регистров и на вход первого элемента 4 , задержки. Задержанный импульс поступает на вход начальной установки первого 6 и второго 7 счетчиков-и делител 8, коэффициент делени которого К устанавливаетс равным единице . Периодическа последовательность импульсов с частотой

For

« к k

j, Kj

.где KI коэффициент делени делител 9;

F - частота следовани импульсов на выходе опорного генератора 10, поступает на счетный вход первого счетчика 6.

При совпадении текущего значени двоичного кода на выходе первого счетчика 6 с двоичным кодом, уставов- ленным в блоке 11 сравнени кодов,на выходе последнего формируетс импульс , который поступает на установочный вход первого счетчика 6 и на счетный вход второго счетчика 7, при этом значение двоичного кода на выходе первого счетчика 6 уменьшаетс в два раза, а значение двоичного кода на выходе второго счетчика 7 удваиваетс (начальное состо ние второго счетчика 7 соответствует единице). Сформированный на выходе блока 11 сравнени кодов импульс через второй элемент 5 задержки поступает на вход

записи делител 8, коэффициент делени которого увеличиваетс в два раза . Таким образом, значение двоичного кода на выходе второго счетчика 7 и значение коэффициента делени делител 8 совпадают, а количество импульсов на выходе опорного генератора 10 за один период входного сигнала К K Kj-Kj, где К, - значение двоичного кода на выходе первого счетчика 6 . С приходом очередного импульса с выхода формировател I текущие значени (Kj и К) двоичных кодов с выходов первого 6 и второго 7 счетчиков переписываютс соответственно в первый 2 и второй 3 регистры, а первьй 6 и второй 7 счетчики и делитель 8 устанавливаютс в начальное состо ние, с которого начинаетс измерение очередного периода входного сигнала. Коэффициент делени первого управл емого делител 12 принимает значение К, а коэффициент делени второго управл емого делител 13 - К. Частота сигнала на выходе умножител частоты может быть представлена в виде

р Ь1 K.-Kj

а частота входного сигнала

F -.L0 К тогда

вых

-EjX-S - Р V

- i gx

К,. К,

Коэффициент делени второго управл емого делител 13 принимает значени : К 1,2,4,.. , , , где п - количество разр дов второго управл емого делител 13. Указанна особенность позвол ет реализовать высокие коэффициенты делени без снижени быстродействи , что приводит к расширению диапазона частот входного сигнала .

Claims

Формула изобретени

Умножитель частоты, содержащий последовательно соэдиненные делитель частоты, первый счетчик, первьй регистр пам ти и -первый управл емый делитель частоты, опорный генератор, формирователь импульсов и первый элемент задержки, вход которого соединен с входом записи первого регистра пам ти , отличающи-йс тем, что, с целью расширени диапазона частот входного сигнала, введены по314

следовательно соединенные блок сравнени кодов, второй счетчик, второй регистр пам ти и второй управл емый делитель частоты, делитель частоты с переменным коэффициентом делени и второй элемент задержки, выход которого соединен с входом записи делител частоты с переменным коэффициентом делени , входы начальной установ- ки первого и второго счетчиков и делител частоты с переменным коэффициентом делени соединены с -выходом первого элемента , вход которого соединен с выходом формирова- тел импульсов и с входом записи второго регистра пам ти, выход опор-

21

ного генератора соединен со счётным входом делител частоты с переменным коэффициентом, делени и с счетным входом второго управл емого делител частоты, выход которого соединен со счетным входом первого управл емого делител частоты, выход первого счетчика соединен с входом блока сравнени кодов, выход которого соединен с установочным входом первого счетчика и с входом второго элемента задержки, выход второго счетчика соединен с информационным входом делител частоты с переменньш коэффициентом делени , выход которого соединен с входом делител частоты.