SU627554A1 - Умножитель частоты - Google Patents

Description

Изобретение относитс  к области вычислительной и измерительной техники и может быть использовано дл  предварительного умножени  частотно-импульсных сигналов на коэффициент, больший единицы с целью увеличени  статической и динамической точности последукших частотомеров а также в качестве масштабного блока в частотно-импульсных вычислительных устройствах .

Известны умножители частотно- импульсных сигналов, содержащие устройство задержки импульсов, коммутирующий триггер , делитель частоты блок сравнени  периодов , реверсивный счетчик, преобразователь код-напр жение, генератор управл емой частоты и схемы совпадени 

WОднако точность преобразовани  в них недостаточна.

Наиболее близким к изобретению по технической сущности и достигаемому эффекту  вл етс  умножитель частоты потока вмпульсов, содержащий последовательно соединенные : реверсивный счетчик , преобразователь код-напр жение, генератор управл емой частоты, цепь обратной св зи и блок сравнени  периодов , второй вход которого св зан со вторым входом цепи об штной св зи и с выходо блока синхронизации, первым входом подключенного к выходу генератора управл емой частоты, вторым - к входу устройства, а также два элемента совпадени , подключенные к входам реверсивного счетчика Г2| .

Недостатком этого устройства  вл етс  неустойчива  работа в области низких частот.

Целью изобретени   вл етс  расширение диапазона умножаемых частот.

Claims (2)

1. Эта цель достигаетс  засчет того, что в умножитель частоты, содержащий блок делителей частоты, одиш вход -которого св зан с выходом реверсивного счетчика через последовательно сиедмнеиные преобразователь код-напр жение и генератор управл емой частоты, а другой подключен к входу умножител  через блок сиихронизадии, при этом выход генераточ pa управл емой частоты подключен к другому входу блока синхронизации, и опнойременно к одному из входов блокасрав нени  периодов, другие входы которого соединены соответственно с выходами блока синхронизации и блока делителей частоты, две группы элементов совпадени , формирователь, счетчик и генератор опорной частоты, дополнительно введены дешифратор, второй реверсивный счетчик .и второй блок синхронизации. Один вход ;последнего св зан со входом умножител  а другой с выходом генератора опорной частоты, соединенным также с входом счетчика, второй вход которого подключен к выходу вто{эого блока синхронизапки и к входу формировател , два других входа которого соединены соответственно с выходом счетчика и выходом дешифрато ра. Дешифратор подключен к обоим входа реверсивного счетчика через соответствующие группы элементов совпадени , вторые входы которых подключены к выходам блсжа сравнени  периодов. Вход дешифратора соединен с выходом формировател  через второй реверсивный i счетчик . На че ртеже представлена структурнв  схема устройства. Умножитель содержит блок 1 синхронизации , блок 2 делителей частоты, содержащий управл ющий триггер и вентиль ( иа чертеже не показаны), генератор 3 уп равл емой частоты, преобразователь 4 код напр жение , блок 5 сравнени  периодов , группы 6, 8, элементов совпадени , реверсивный счетчик 7, второй бло 9 синхронизации, генератор 10 опорной частоты, децгафратор 11, формирователь 12, второй реверсивный счетчик 13 и счетчик 14. Умножитель работает следующим образом . В установившемс  режиме, когда выходна  чостота TV в К раз болыые вхо ной У (число tL определ етс  коэффициентом делени  блока 2), в счетчике 13 записано число « Wj-2, где W, -но мер разр да счетчика 7, на который пос тупает частота с .групп 6, 8,совпадени  обеспечива  поступление импульсов на I +2 разр д счетчика 7. Счетчик 141 намер ет период частоты Pjj путем подсчета числа импульсов высокой часто ты, поступающих о генератора 1О. Когда входна  частота V уменьщает с , т.е. ее период становитс  больше, то с приходом первого импульса Г счетчик 14 обнул етс  и начинает подсчитывать импульсы с генератора 10. Если исло в счетчике 14 становитс  равным 2 мпульсе т.-го разр да счетчика 14 через ормирователь 12 поступает на вход сложеи  счетчика 13, увеличива  его код на единицу . Зaтe fикfflyльcы поступают на tt/+l разр д четчика 7. С приходом следуюи1его импульса частоты РХ счетчик 14 обнул етс , и процесс повтор етс . При увеличении входной частоты счетчик 14 с приходом импульса частоты V начинает подсчитывать число импульсов с генератора 1О. Если в момент поступлени  следукмиего входного импуль- 14 оказываетс  са } ., число в счетчике меньше iC то импульс Ь j через формирователь 12 поступает на вход вычитани  счетчика 13, уменьша  его код на единицу. В этом случае импульсы поступают на tKi-1 разр д счетчика 7. Одновременно счетчик14 обнул етс , и процесс повтор етс . Таким обраром, в-предлагаемом-устройстве номер разр да счетчика 7, на который поступают импульсы разностной частоты, определ етс  из услови  ЕоЛ.т,.ео,И.1; L . L -xJ где PQ - частота генератора 10. Число щ разр дов реверсивного счетчика определ етс  заданным коэффициентом перекрыти  выходного сигнала. . гумоксХ 1, . Ыин f Разр дность счетчика 14 находитс  - Ф, мин а разр дность счетчика 13 равна ,(т-2). Таким образом, в предложенном умножителе частоты потока импульсов число разр дов реверсивного счетчика мен етс  пропорционально периоду входной частрты, за счет чего обеспечиваетс  сколь угодно широка  область устойчивой работы с сохранением динамических качеств иавестного устройства. Формула изобретени  Умножитель частоты, содержащий блок делителей частоты, один вход которого св зан с выходом реверсивного счетчика через последовательно соединенные преобразователь код-напр жение и генератор управл емой частоты, а другойподключен к входу умножител  через блок синхронизации, при этом выход генератора управл емой частоты подключен к дру гому входу блока синхронизации и одновременно к одному из входов блока сравнени  периодов, другие входы которого соединены соответственно с выходами бл ка синхронизации и блока делителей частоты , две группы элементов совпадени , формирователь, генератор опорной частоты и счетчик, отличающийс  тем, что, с целью расширени  диапазона умножаемых частот, в него дополнительно введены дешифратор, второй реверсивный .счетчик и второй блок синхронизации один вход которого св зан со входом умножител , а другой - с выходом генератора опорной частоты, соединенным также со входом счетчика, второй вход которого подключен к выходу второго блока синхронизации и входу формировател , два других входа которого соединены соответственно с выходом счетчика и выходом деишфратора,- одновременно подключенного к обоим входам реверсивного счетчика через соответствующие группы элементов совпадени , вторые входы которых подклк чены к выходам блока сравнени  периодов , при этом вход дешифратора соединен с выходом формировател  через второй реверсивный счетчик. Источники информации, прин тые во внимание при экспертизе: 1.Авторское свидетельство СССР № 355624, кл. :, Об Q 7/16, Н 03 К 13/20, 1971.
2. 2.Авторское свидетельство СССР 475620, кл. Q Об Г 7/39, 1973.

   го