Изобретение предназначено дл использовани в системах автоматики и контрольно-измерительной техники, в частности дл увеличени девиации частоты следовани импульсов в системе контрол . По основному авт.св. № 835593 известен дискретный умножитель , частоты следовани импульсов, содержащий первый и второй генератор импульсов опорной частоты, выходы ко торых подключены соответственно к выходам первого и второго счетчиков импульсов, блок пам ти, управл ющий вход которого соединен с установочным входом первого счетчика импульсов и со входной шиной, а вход - с, выходом первого счетчика импульсов, и выходной блок, вход которого через логический блок соединен с выходом второго счетчика импульсов, и блок совпадени , входы которого соединены с выходом блока пам ти и выходом выходного блока, а выход - с установоч ным входом второго счетчика импульсов Недостатком этого устройства вл етс ограниченность коэффициента умножени частоты, определенного отношением опорных частот и ограниченного необходимой точностью преобразоват ни и быстродействием элементной базы. Цель изобретени - увеличение коэффициента умножени устройства. Поставленна цель достигаетс тем, что в дискретный умножитель частоты следовани импульсов, содержащий первый и второй генераторы импульсов опорной частоты, выход первого из которых подключен соответственно ко входу первого счетчика импульсов, блок пам ти, управл ющий вход которого соединен с установочным входом первого счетчика импульсов и со входной шиной, а вход - с выходом первого счетчика импульсов, и выходной блок, вход которого через логический блок соединен с выходом второго счетчика импульсов, и блок совпадени , входы которого соединены с выходом 392 блока пам ти и выходом выходного блока , а выход - с установочным входом второго счетчика импульсов, введены блок задержки, два элемента И, первые входы которых соединены с выходом второго генератора импульсов опорной частоты и первым входом блока з.адерж ки, элемент ИЛИ, входы которого соединены с выходами элементов И, а выход подключен ко входу второго счетчика- импульсов, и счетный триггер, установочный вход которого соединен с выходом блока пам ти, счетный входс выходомлогического блока, а выход непосредственно и через блок задерж- 15 КИ подключен соответственно ко вторы входам первого и второго элементов И На чертеже представлена структурна схема устройства. Устройство состоит из первого генератора 1 импульсов опорной частоты первого счетчика 2 импульсов, блока пам ти, блока А совпадени , второго счетчика 5 импульсов, логического блока 6, выходного блока 7 второго генератора 8 импульсов опорной часто ты, элементов И 9 и 10, блока 11 задержки , счетного триггера 12, элемен та ИЛИ 13. Генератор 1 импульсов сое . динен последовательно с первым счетчиком 2 импульсов, блоком 3 пам ти, блоком Ц совпадени , вторым счетчиком 5 импульсов, логическим блоком 6 выходным блоком 7 выход которого соединен с другим входом блока k сов падени , установочный вход первого счетчика 2 импульсов соединен с уста новочным входом блока 3 пам ти и со входной шиной. Генератор 8 импульсов опорной частоты соединен с первыми входами элементов И 9 и 10 и со входом синхронизации блока 11 задержки, выход которого соединен с вторым вхо дом элемента И 9 а информационный вход - с вторым входом элемента И 10 и выходом счетного триггера 12, установочный вход которого соединен с блоком 3 пам ти, а счетный вход с логическим блоком 6. Выходы элемен тов И 9 и 10 соединены со входами элемента 13, выход которого соединен с еходом второго счетчика 5 импульсов . Устройство работает следующим образом . , В первом счетчике 2 импульсов формируетс код, пропорциональный г{ериоду (полупериоду) сигнала, частота которого подлежит умножению. Этот код переноситс в блок 3 пам ти и хранитс там. Сигналы с N-1 старших разр дов блока 3 пам ти поступают по параллельным шинам на первый вход блока 4 совпадени , на выход которого они проход т по поступлении на второй вход сигнала с выходного блока 7. Этот сигнал формируетс в момент времени, когда кодова комбинаци во втором счетчике 5 импульсов 0. Это состо ние определ ет логический блок 6. Таким образом, счетчик 5 импульсов, работа которого организована на вычитание, устанавливаетс в состо ние, соответствующее комбинации Nrl старшим разр дов блока 3 пам ти. Далее этот код считываетс до нул сигналом генератора 8 импульсов опорной частоты проход щим через элементы И 9 и 10, элемент ИЛИ 13- Если в блоке 3 пам ти хранитс код четного числа, то информаци об этом, поступа на установочный вход счетного триггера 12, устанавливает его в определенное положение и запрещает счет. При этом сигнал генератора второй опорной частоты проходит, например через элемент И 10, а с выхода блока 11 задержки поступает си|- нал запрета на элемент И 9. На выходе устройства формируетс сигнал с частотой F -р, где тo, где Ц ог. частоты первого и второго генераторов 1 и 8 импульсов опорных частот. Если в блоке 3 пам ти хранитс нечетное число, то на установочный вход счетного триггера 12 поступает сигнал, разрешающий счет импульсов с выхода логического блока. При этом через период частоты выходного сигнала один импульс генератора 8 импульсов опорной частоты не будет проходить на счетчик 5 импульсов . Следовательно, длительности соседних периодов частоты выходного сигнала будут отличатьс на один такт частоты генератора 8 импульсов. Тем самым компенсируетс погрешность, возникающа за счет использовани дл второго счетчика 5 импульсов похран щегос в ловины значени кода, блоке 3 пам ти. Положительным эффектом предлагаемого .изобретени вл етс увеличение максимального коэффициента умножени в 2 раза, что обусловлено использованием во втором счетчике лишь половины значени кода блока
пам ти; увеличение точности преобразовани при равных коэффициентах умножени относительно известного за счет возможности повышени в 2 раза первой опорной частоты. При этом уве личение материальных затрат заключаетс лишь в одном триггере и одном элементе ИЛИ, так как происходит соКращение емкости второго счетчика на 1 разр д и соответственно устран етс один элемент И из блока совпадени и логического блока.