SU485437A1 - Генератор циклов - Google Patents

Description

(54) ГЕНЕРАТОР ЦИКЛОВ

1

Изобретение относитс  к автоматике и вычислительной технике и предназначено дл  одновременного генерировани  по не« скольким каналам импульсных сигналов с заданными периодами следовани .

Известен генератор циклов, содержащий динамический регистр, выход которого св зан с одним из входов последовательного двоичного сумматора, другие входы которого соединены с выходами блока синхронизации , св занного входом с выходом генератора эталонной частоты, и блока ввода начальных условий соответственно, причем выходы блока синхронизации св заны с входами блока ввода начальных условий, а

выход последовательного двоичного сумматора соединен с входом динамического регистра . При этом отсутствует возможность генерировани  выходных сигналов с заданной частотой следовани  импульсов по нескольким каналам одновременно.

Цель изобретени  - расширение класса решаемых задач таким образом, чтобы один генератор циклов позвол л получить по нескольким каналам независимые выходные сигналы с заданной частотой следовани  импульсов.

Достигаетс  это тем, что в генератор циклов введен блок многоканального вывода , каждый канал которого состоит из схемы И и триггера, причем один из входов первой схемы И каждого канала подключен к выходу второй схемы И, один из входов которой св зан с выходом последовательного двоично1Х сумматора, а другой - с шиной установки-в нуль триггеров каждого канала, второй вход первой схемы И каждого канала св зан с соответству ющим выходом блока синхронизации, а ее выход - с входом установки в единицу триггера , пр мой выход которого соединен с соответствующим входом блока ввода начальных условий.

На чертеже изображен генератор циклов.

Устройство состоит из динамического регистра 1, последовательного двоичного сумматора 2, блока синхронизации 3, генератора 4 эталонной частоты, блока 5 ввода начальных условий, блока 6 многоканального вывода, состо щего из схем 1-1

и триггеров. Количество схем И и триггеров определ етс  числом Ш независимых выходных каналов генератора циклов. На чертеже дл  случа  т -& изображены первые схемы И 7-14, триггеры 15-22 и втора  схема И 23.

Блок синхронизации 3 обеспечивает по ступление от генератора 4 эталонной частоты Б сумматор 2 счетных импульсов с частотой  f{i)

ti

1

f - эталонна  частота генератора,

ГЦё П - количество разр дов динамиIческого регистра, необходимое дл  генерировани  сигналов по одному выходу.

Максимальна  частота импульсных сиг iianoB на каждом из выходов генератора циклов определ етс  временем задержкиtT импульсного сигнала в динамическом регистре 1f f

(2)

2-7Гт- Т

1-де т - количество выходов генератора циклов.

-- Величина П-ТП равна полному кода- честву двоичных разр дов динамического регистра 1. Поэтому в динамическом регистре 1 могут хранитьс  Ш j№OH4Hbix кодов, каждый из которых представл етс  I М двоичными разр дами.

Соединение динамического регистра с последовательным двоичным сумматором 2 образует счетчик импульсов, поступающих от блока синхронизации 3 с частотой f . Счетные импульсы поступают во

все первые (младшие) разр ды двоичных кодов динамического регистра,

Блок синхронизащш 3 вырабатывает также другие синхронизирующие сигналы с частотой f , которые поступают на

вход второй схемы И 23 и шину установки в нуль триггеров 15-22 каждого канала. Эти синхронизирующие сигналы I сов)адс1ют по времени с моментом прохождени 1 -ых разр дов динамического регистра 1 через умматор 2,

. Л

С-шлалы на выходах генератора циклов

вырабатываютс  в моменты по влени  импульс ов переноса на выходе сумматора 2 в каждыйfl -ый разр д динамического

регистра 1, Сигналы переносов в tl -ый разр д 11 л ход т через схему И 23 и одну из первых схем И 7-14 каждого канала, управл емых сигналами блока синхронизации 3 следующими с частотой f- ,

Нсли начальные услови , вырабатывае Мые блоком 5, будут нулевыми, то сигнал

на каждом из fn выходов генератора циклов по вл етс  с частотой

(3)

1

. 2 Диапазон задани  периода следовани 

сигналов на каждом из , tn выходов генератора циклов дл  , П -32 и / 500 КГЦ, как следует из (2) и (3) составл ет О,ООО512-1099511,627776 сек,

, Так как дискретность временных интервалов соответствующих времени залолне (ни  каждого разр да динамического регистра 1 равна 2, где П 1, 2, 3, „,, и не всегда отвечает заданному периоду следовани  выходньрс сигналов генератора циклов, то дан точной обработки в динамический регистр 1 ввод тс  начальные услови  с помощью блока 5, Блок 5 позвол ет набирать начальные услови  на Ш клавишных устройствах в виде П разр дных двоичных чисел.

Двоичные коды начальных условий формируютс  блоком 5 из импульсов блока синхрнизации 3,. :

Частота cneflOBaiiuja импг/льсных сигнало на каждом из /Ч выходов не зависит от друга и полйостью- определ етс  Д разр дным дэоичньгм кодом, выставле1шым на соответствующем клавищном устройстве (блока ввода начальных условий 5.

Начальные услови  ввод тс  через сумматор 2 в динамический регистр 1 при запуске генератора циклов и в конце каждого цикла пересчета в момент генерировани  выходного сигнала из Щ выходов,

В момент запуска генератора циклов триггеры 15-22 блока многоканального вывода 6 устанавливаютс  в единичное состо ние .

Сигнал от единичного выхода триггера 15 разрешает прохождение кода начальных условий из блока 5 на вход сумматора 2, Как только последний разр д кода начальны условий, составленного дл  первого выхода генератора циклов, пройдет на вход сумматора 2, триггер 15 сброситс  в кулевое состо ние сигналом, поступающим из блока синхронизации 3.

Аналогинным образом записываютс  в динамический регистр 1 через сумматор 2 коды начальных условий, составленные дн  всех вькодов генератора циклов. Например, код начальных условий дл  последаего выхода генератора циклов пройдет на вход сумматора 2 по сигналу с еданичного выхода триггера 22, который возвращаетс  в нулевое состо ние после записи начальных условий в динамический регистр 1, .

В рассматриваемом примфе все восемь тридцатидвухразр дных кодов начальных условий запшиутс  в динамический регистр 1 в течение 512 мк сек. Коды начальных условий суммируютс  со счетными импуль сами, посоупакацими из блока синхронизаци 3, во врем  прохождени  млада1его разр д каждого кода через сумматор 2. В результате суммированнг все восемь кодов начальных условий увеличиваютс  на единипу младшего разр да. Новые коды, полученные в результате суммировани , записываютс  в динамический регистр 1, откуда через интервал времени ,Т 5Г2 мк сек они вновь поступают на вход сумматора 2 и суммируютс  со счетными CHI {налами и т. д. Так продолжаетс  до тех пор, пока в результате очередного суммировани  на выходе сумматора 2 не по витс  сигнал переноса в 32-й разр д. В этом случае срабатывает схема И 23 и на одном из выходов генератора циклов по синхронизирующему сигналу по витс  импульсный сигнал. Допустим, например, что заданна  частота по первому выходу генератора цик;юв больше, чем заданна  частота по дру гим выходам. Тогда срабатывает схема И 7, котора  пропустит сигнал от схемы И 23 на первый выход генератора цикI лов. Этим же выходным сигналом устанав|ливаетс  в единичное состо ние триггер 15, который восстановит код начальных условий только дл  первого выхода генератора циклов. Цикл генерировани  импульс ;Ных сигналов по первому выходу генератоjpa циклов повтор етс . I Аналогичным образом осуществл етс  генерирование импульсных сигналов по все остальным выходам генератора циклов. Например, если сигнал переноса в 32-й разр д по витс  во врем  действи  синхро/ визирующего сигнала на шине второго вхо да схемы И 14, то этот сигнал переноса с выхода сумматора 2 через схемы И |j23 и И 14 поступит на восьмой выход генератора циклов и установит триггер 22 в единичное состо ние дл  ввода начальных условий, выставленных на клавищном устройстве блока 5 дл  восьмого выхода генератора циклов. Цикл генерировани  импульсных Сигналов по восьмок1у выходу повтор етс , В рассмотренном примере блок многоканального вывода 6 совместно с блоком ввода начальных условий 5 позвол ет по каждому из (Ц 8 выходов генератора циклов получить независимо fjpyr от друга любую частоту следовани  импульсных си1 налов с точностью Г 512 мк сек. Предмет изобретени  | Генератор циклов, содержащий динамический регистр, выход которого св зан с одним из входов последовательного двоичного сумматора, другие входы которого соединены с выходами блока синхронизации , св занного входом с выходом генератора эталойной частоты , и блока ввода начальных условий соответственно, причем выходы блока синхронизации св заны с входами блока ввода начальных условий, а выход последовательного двоичного сумматора соединен с входом динамических) регистра , отли чающийс  тем, что, с целью расширен|1Я класса решоемых задач, в него введен блок многоканального вывода, каждый канал которого состоит из схемы И и триггера, причем один из входов первой схемы И каждого качана подключен к выходу второй схемы И, один из входов которой св зан с выходом последовательного двоичного сумматора, а другой - с шиной установки в нуль три1 геров каждого канала, второй вход первой схемы И каждого канала св зан с соответствующим выходом блока снлхропнзишш, а ее выход - с входом установки в единицу триггера, пр мой выход которо1-х) соединен с соответствующим входом блока ввода начальных условий.