SU690608A1 - Умножитель частоты - Google Patents

Description

(54) УМНОЖИТЕЛЬ ЧАСТОТЫ

1

Изобретение относитс  к радиотехнике и может использоватьс  дл  умножени  частоты, например , в системах автоматики и контрольноизмерительной техники, а также дл  увеличени  девиации частоты в след щих системах.

Известен умножитель частоты, содержащий последовательно соединенные первый опорный генератор, первый счетчик, устройство пам ти, устройство сравнени  кодов и буферное устройство , а также последовательно соединенные второй опорный генератор и второй счетчик, выход которого соединен с другим входом устройства сравнени  кодов 1 .

Однако в известном умножителе частоты Недостаточно высок коэффициент умноженн , определ емый отношением опорных частот, перва  из которых выбираетс  из услови  обеспечени  требуемой точности, а втора  зависит от быстродействи  элементной базы.

Цель изобретени  - увеличение козффициента умножени .(

Дл  этого в умножитель частоты, содержащий последовательно соедине1шые П1грвый опорный генератор, первый счетчик, устройство пам ти , устройство сравнени  кодов и буферное устройство, а также послёдъвйтельнб соединенные второй опорный генератор и второй счетчик , выход которого соединён с другим входом устройства сравнени  тсодов, введен триггер , установочный вход которого подключен х выходу устройства пам ти, а пр мой и инверсный выходы триггера через вновь введенные первый и второй элементы И соединены с установочнь1ми вхОдаК1и в 6рого счетчика, а вторые входы элементов И и счетный вход триггера объединены и подключены к выходу буферного устройства.

На чертеже приведена структурна  электрическа  схема предложенного устройства.

5, Умножитель частоты содержит последователь но соединенные первый опорный генератор 1, первый счетчик 2, устройство пам ти 3, устройство сравнени  кодов 4 и буферное устрой ство 5, а так5ке последовательно соединенные

0 второй опорный генератор 6 и второй счетчик

7,выход которого соединен с другим входом устройства сравнени  кодов 4, а также триггрр

Claims (3)

1. 8,установочный вход которого подключен к вы 369 выходу устройства пам ти 3, а пр мой и инверсный выходы триггера 8 через первый и вто рой элементы И 9 и 10 соединены с установочными входами второго счетчика 7, а вторые входы элементов И 9 и 10 и счетный вход триггера 8 объединены и подключены к выходу буферного устройства 5. Устройство работает следующим образом. На вход устройства поступают сигналы в нине узких импульсов, при этом обнул етс  первый счетчик 2, а также происходит перенос кода , содержащегос  в первом счетчике 2 до поступлени  этого импульса, в устройство пам ти 3. Код с устройства пам ти 3 поступает на один вход устройства сравнени  кодов 4 со сдвигом на один разр д относительно кода, формирующегос  во втором счётчике 7 и поступающего на другой вход устройства сравнени  кодов 4. Таким образом, на первый вход устройства сравнени  кодов 4 поступает код в два. раза меньще содержащегос  в устройстве пам ти 3. На вход второго счетчика 7 поступают импульсы со второго опорного генератора 6 с частотой в п раз больщей частоты первого опорного генератора 1, сигналы с которого поступают на первый счетчик
2. 2. Устройство сравнени  ко дов 4 вырабатывает импульсный сигнал в момент равенства кодов на его входах. Этот сигнал поступает через буферное устройство 5 на входы элементов И 9, 10 и на счетный вход триггера 8. Сигнал с младшего разр да устройства пам  ти 3 поступает на установочный вход триггера 8. Если в младшем разр де устройства пам ти 3 содержитс  сигнал нулевого уровн  триггер 8 устанавливаетс  в определенное состо ние , и с его пр мого выхода поступает запрещающий потенциал на вход элемента И 9. На вход элемента М 10 поступает разрещающий потенциал с инверсного выхода триггера 8. Триггер 8 при этом не переключаетс  нри поступлении на его счетный вход импульсов с буферного устройства 5, а элемент И 10 пропускает эти импульсы на вход установки в ноль второго счетчика 7. Таким образом, при наличии в. устройстве пам ти 3 четного числа и при этом в младщем разр де его - сигнала нулевого уровн , второй счепик 7 формирует код до значени , равного половине значени  кода, содержащегос  в устройстве пам ти 3. При равенстве кодов на входах устройства сравнени  4 - на его выходе вырабатываетс  импульс, который через буферное устройство 5 и через элемент И 10 поступает на вход установки в ноль второго счетчика 7, обнул   го. Далее процесс понтор етс . Иэ выходе буферного устройства S формируютс  импульсы с чистотой fjjf,. 2.n.fi, за счет использовани  второю опорного генератора 6 с частотой в п раз больн1ей частоты опорного генератора 1 и за счет подачи кода с устройства пам ти 3 на вход устройства сравнени  кодов 4 со сдвигом на один разр д относительно кода , поступающего со второго счетчика 7. При наличии в устройстве пам ти 3 нечетного числа в его младшем разр де содержитс  сигнал единичного уровн , ноступающий на установочный вход триггера 8. При этом триггер 8 будет переключатьс  из одного состо ни  в противоположное при поступлении на его счетный вход сигнала с выхода буферного устройства 5. Элементы И 9, 10 будут поочередно пропускать импульсы, формируемые устройством сравнени  кодов 4, на вход установки в ноль, или на вход установки минус единицы второго счетчика 7 соответственно. Таким образом, суммарна  длительность двух соседних интервалов времени между импульсами, вырабатываемыми устройством сравнени  кодов 4, будет ссютветствовать коду, содержащемус  в устройстве пам ти 3. Длительность одного интервала времени будет отличатьс  от длительности соседнего - на один такт частоты второго опорного генератора 6 за счет нечетности кода, содержащегос  в устройстве пам ти
3. 3. При изменении входной частоты измен етс  код, формируемый первым счетчиком 2 и соответственно выходна  частота устройства. Таким образом, в предложенном устройстве коэффициент умножени  увеличиваетс  в два раза по сравнению с известным устройством за счет формировани  вторым счетчиком 7 кода, в два раза меньшего, чем в известном устройстве , и введени  триггера 8 и элементов И 9 и 10. Формула изобретени  Умножитель частоты, содержащий последова-. тельно соединенные первый опорный генератор , первый счетчик, устройство пам ти, устройство сравнени  кодов и буферное устройство , а также последовательно соединенные второй опорный генератор и второй счеТчик, выход которогЬ соединен с другим входом устройства сравнени  кодов, отличающийс  тем, что, с целью увеличени  коэффициента умножени , введен триггер, установочный вход которого подключен к выходу устройства пам ти, а пр мой и инверсный выходы триггера через вновь введенные первый и второй элементы И

   ,. . - . .. :

   5 , (5906086

   соединены с установочными входами второгоИсточники информации, прин тые во виима

   счетчика, а вторые входы элементов И и счет-ние при экспертизе

   ный вход триггера объединены и подключены1. Патент США N 3798564, кл. 331-1А,

   к выходу буферного устройства.от 04.04.1974.

   1S:Kff,,.. V- . . ; :