три приводит лишь к прибпижетгой оценке числа действительных ошибок. Цель изобретени - овышение точности выделени ошибок при минимизации времени вхождени в синхронизм. Д tsroro ъ способе выделени ошибок из испытательного сигнала в виде М-последоватепьности , основанном на умножении прин той М-последовательности с периодом 2-1 на ее порождающий многочлен, делении последовательности, полученной в Тате умножени , и регистрации ошибок, деление последовательности, полученной в ре (эультате умножени , осуществл ют непрерывно на порождающий многочлен при наличии на ti-fl тактах сигналов М-последоватрльноств и последовательности,.полученной в ре зультате умножени , и прекращают деление при отсутствии последних,, В устройство дл осуществлени способа, имеющее блок умножени М-последоватепьности на ее порожд ющий многочлен, выход которого через блок делени на порождающий многочлен М-послеН доват льности подсоединен ко входу блока регистрации ошибок, введеньд элементы ИЛИ, счетчик расфазировки и триггер, при этом выходы установки начального состо ни блока умножени М-последовательности на ее порождающий многочлен подключены через последовательно соединенные первый, второй элементы ИЛ1 счетчик расфазировки к триггер к соотеетствующим входам бпока делени на порождающий многочлен М-поспедоватепьности , а выход блока умножени М-последова тельности на ее порождающий многочлен подключен ко вторым входам второго элемента ИЛИ и триггера. На чертеже представпена структурна элек трическа схема устройства дл осуществлени способа выделени ошибок из испытатель ного сигнала в виде М-последовательности. Устройство содержит блок 1 умно кени Мпоследоватепьности на ее порождающий многочлен , выход которого через блок 2 делени на порождающий многочлен М-последовательности подсоединен ко входу блока 3 регистрации ошибок, а также элементы ИЛИ 4, 5, счетчик 6 расфазировки и триггер 7, при этом выходы установки начального состо ни блока 1 умножени М-последователь-л ности на ее порождающий многочлен подключены через последовательно соединенщ.1е пер вый 4, второй 5 элементы ИЛИ, счетчик 6 расфазировки и триггер 7 к соответствующим входам бпока делени 2 на порождающиймногочлен М-последовательно, а выход блока умножени 1 М-последовательности на ее порождающий многочлен подключен - ко вторым входам, второго элемента ИЛИ 5 и триг гера 7. Сигнал М-последовательности, приход щий с исследуемого тракта, умножаетс йа многочлен, порождающий эту М-последовательность . По прошествии П тактов (где П - максимальный показатель степени порождающего многочлена) после подачи входного сигнала или с момента расфазировки сдвиги входной М-последовательности во времени - на выходе блока 1 умножени остаетс лишь последовательность ошибок, умнот1женна на порождающий многочлен. Если при (Наличии М-последовательности на входе блока 1 после указанного выше момента в течение К тактовых интервалов (где ) иа выходе блока 1 множени не будет ни одной ошибки, то значительно во астет веро тность отсутстви ошибки в течение того же промежутка времени и во входном сигнале .: С увеличением К эта веро тность возрастает , однако с достаточной дл практики тшностью можно прин ть К -П + 1. ЕСЛИ в этот момент установить блок 2 делени в нулевое состо ние, т.е. задать нулевые начальные услови , то последующие ошибки, пройд блок 1 умножени , будут правильно выдел тьс блоком 2 делени . Устройство, реализующее предложенный способ, работает следующим образом. В случае отсутстви ошибок во входной. М-последовательности, поступающей на вход регистра 8 сдвига и вход элемента 9 сравнени блока 1 умножени на входе элемента 9 сравнени сохран етс состо ние логического нул . При этом отсутствует сигнал сброса счетчика 6 расфазировки, устанавливающего триггер 7 в состо ние, при котором он обнул ет все чейки дополнительного регистра 10 сдвига, блоком 2 делени . Очевид цо, что на выходе всего устройства сохран етс логическое состо ние нул . : При наличии во входном сигнале ошибок перва из них, выделенна элементом 9 сравнени , сбрасывает счетчик 6 расфазировки ( „ устанавливает триггер 7 таким образом. что снимаетс сигнал обнулени дополнительного регистра 1О сдвига. После чего начинает работать блок 2 делени на порождающий многочлен, который должен произвести правильное выделение имеющегос во входном сигнале потока ошибок. При перерыве св зи сигнал с выхода элемента ИЛИ 4 через элемент ИЛИ 5 сбросит счетчик 6 расфазировки, а триггер 7 останетс в нулевом состо нии, в которое он будет установлен ошибками, выдел ющимис в течение 1 тактов с момента возникновени перерыва на выходе элемента 9 сравнени . В этом случае блок делени 2 будет работать в режиме генерации М-поспедоватепь