SU520593A1 - Резервированное устройство дл синхронизации сигналов - Google Patents

Резервированное устройство дл синхронизации сигналов

Info

Publication number
SU520593A1
SU520593A1 SU2047725A SU2047725A SU520593A1 SU 520593 A1 SU520593 A1 SU 520593A1 SU 2047725 A SU2047725 A SU 2047725A SU 2047725 A SU2047725 A SU 2047725A SU 520593 A1 SU520593 A1 SU 520593A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
trigger
clock signal
zero
Prior art date
Application number
SU2047725A
Other languages
English (en)
Inventor
Николай Васильевич Кириченко
Валентин Александрович Калмыков
Валентин Георгиевич Линчевский
Александр Васильевич Сычев
Original Assignee
Предприятие П/Я А-7160
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7160 filed Critical Предприятие П/Я А-7160
Priority to SU2047725A priority Critical patent/SU520593A1/ru
Application granted granted Critical
Publication of SU520593A1 publication Critical patent/SU520593A1/ru

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

единен со входом элемента И, с другим входом которого соелилена-uiHHa тактовых сигнгшов а выход этого .элементе .И соединен со счетным входом триггера хранений через элемент ИЛИ, другой вход которого со единен с выходом управл ющего, эпемента И, а нулевой выход Tpitrrepa хранени  соединен с третьим входом установочного элемента И .
На фиг. 1 представлена схема резервированного устройства дл  синхронизации сигналов; на фиг. 2 - временна  диаграмма работы устройства,
Каждый канал 1-3 предлагаемого устройства содержит триггер ааггаон 4, триг. гер хранени  5 триггер выдачи 6, элементы И . fvia-жоритарный эдомент 11, злемекты ИЛИ 12-«13 и шины тактовых сигналов 14.16.
Мажоритарный элемент 11 состокт IIB элементов И и элемента ИЛИ 20и имеет два вьгхода: о-:лювной 21 и дополйительный ,2,2.;
Каждый калал устройства имеет вход 2 выход 24, выход мажоритарной св зи 2.5 и входы мажоритар}П:-(х св зей 28, 27.
Вход 23 кагкдого кал ала 1™3 соедииен со счетным вкодом триггера записи ,4 через элемент ИЛИ 12, другой вход кото 5юго .соединён. с выходом угфавл ющего эпе мента И в),соедийещ-1ого также с входом элемента ИЛИ 13, выход которого соеди нен со счетным входом триггера хране1шш 5. Ко входам управгшюихего заемента И подсоедине1 ы единичный выход Tps-irrepa хранени  5, шина тактовых сигналов 16 и единичный вьжо.д триггера загиаси 4, со- единенный татке с входами мажоритарных элементов 11 каналов . Доаопнитеиь- ный выход 22 мажоритарного элемента 11 подсоединен ко входу элемента ИЛИ 13 через элемент И 9, к другому входу ко торого подсоединена шина тактовых снгнанов IS, соединенна  также с входом зле- мен-з а li 1 Э, к другому входу асоторого подсоединен основной выход ,21 майсоритарного элемента 11. Выход элемента И 1О соединен с едишлчным BXCJQM триггера выдачи 6, к з-1удевому| входу которого подсоединена шина тактовых сигналов 14, а единичный выход этого(триггера соединен с выходом 24 каждого via каналов и аходом установочного элемента И 7, второй вход которого соедине с шиной тактовых сигналов 16, а третий - с нулевым выходом триггера х)анении: 5, Выход элемента И 7 соединен с ну{.1евым входом трштера записи 4.
На фиг. 2 приводе.ин последователыюст
nociynnejffis и выработки сигналов в усгройст ,ве, гДе обоз1шчены; .
15., 1.64, 14j СНГ-налы шин 15,16 и 14f тактовых скгкапов соответственно;
23 f 23.,, 23J, - с гналы на входе 23 канала 1, 2 и 3 соответственноj
4j, 4, 4 . сигнал на выходе триггера записи 4 калала 1,2 и 3 соответственно;
24., 24„, 2.4 , - Сигналы на выходе 24 канала 1, 2 и 3 соответствешю;
5., 5-5 5,, ,,. - на единичноь вы-/ ходе арнггера хранени  5 1, 2 и 3 соответственно.
- Устройство работает следующим образом ,
В начальном состо нии все триггеры устройства наход тс  в нгулевом состо нии. При поступлении на вход кахадого канала 1.1 им1тульсно Х) Сигнала триггер аа пион 4 устанавливаетс  в единичное состоьвдие . В случае совпадени  ,: на входа мажоритарного элемента 11 cifrHajioa двух ка« Нйпов 133 трех триггер выдачи 6 по TaKi-oвому сюгна у 15 устанавливаетс  в единич ов cc-CToaHSie, выделив на выходе кана
на выходной сигнал. По тактовому сигнЗиу 16 , -через элемент И 7 триггер записи 4 устанааливаетс  в О, а по тактовок4у сигналу 141 устанавп1шае1са в 0 триг- j-ep выдачи 6, Ес и ыажоритарш 1й элемент
11 сработает от двух соседних ааналов устройства , то по тактовому сигналу 15 устанавливаетс  в I. одновременно с tpHrг .ером выдачи 6 и триггер хранени  5 того канала., в котором входной сигнал аапоздап . Нулевой выход этого триггера хранени  5 запрещает сброс триггера записи 4 через элемент И 7, а единичный азыход разрешает срабатывание элемента 8,
®По окончании опоздавшего входного
сигнала своего канала устройства iparrep записи 4 устанавливаетс  и 1,, а по тактовом} сигналу 16, отковываетс  элемент и устанавливает триггер записи 4 и
S триггер хранени  5 в составе О.
На этом, цикл обработки входной информации закапчиваетс .
Таким образом, в предложенном устройстве исключаетс  эффект формирова1,пш лож-
ього выходного сигнала при превышении
времени рассш- хронизадии входдых сигналов в трех каналах устройстх а unioia обработки и фюрмадии.

Claims (1)

  1. Формула изобретени 
    }-езерви)оваиное устройство дл  синхроiina/iHUii: сигналов, содержащее каждом KiiiiajH; IpHi горы зймюи, хр;.;и-;ии  и млпичи
    ;информации, мажоритарные элементы, элемеп;ты И   ИЛИ и шины, тактовых сшнашо причем единичный выход триггера выдачи и шина тактовых сигналов соединены с нулевым входом триггера записи через установочный элемент И, & нулевой вход триггера выдачи соединен с шиной тактовых сигналов, отлнчаюшеес  тем, что, с целью повышени  наде лости работы и расширени  области применени  ,ус1ройства, в него введены триггеры эа и х занений информации; 1фичем вход данного канала соединен со счетщ 1м вхо:Дом триггера записи череа элемент ИЛИ, I другой вход которого соединен с выходом ;управл ющего зле,ч8ента И, входы которо- ; го соединены с единичным выходом триггера хранени , шиной тактовых сигналов и : единичным выходом триггера записи сое- :диненного с соответствующими входами ма
    жоритариых энемелтов всех Kaiiaaou; основной выход мажоритсцжого эпкментй дан.тюго калала соединен с единичным входом триггера выдачи через элемент И, другой вход которого соединен с щиной тактовых сигналов, а един{Р1Ный выход трштера соединен с выходом данного канала; шри этом дополнительный выход мажори тарного элемента, с другими входами ксто рого соединены единичные выходы трштероа ;записЕ других каналов, соединен со входом ц юмента И , с другим входом которого .|соединена шина тактовых сигналов , а аыг;ход этого элемента И соединен со счет:ным входом триггера хранени  через элемент ИЛИ, другой вход которого соеди
    И
    (Д1ен с выходом управл ющего элемента
    а нулевой выход триггера хранени  соеди третьим входом установочного эламента И .
    ,К
    И
    5J
    Фиг. 2
SU2047725A 1974-07-09 1974-07-09 Резервированное устройство дл синхронизации сигналов SU520593A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2047725A SU520593A1 (ru) 1974-07-09 1974-07-09 Резервированное устройство дл синхронизации сигналов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2047725A SU520593A1 (ru) 1974-07-09 1974-07-09 Резервированное устройство дл синхронизации сигналов

Publications (1)

Publication Number Publication Date
SU520593A1 true SU520593A1 (ru) 1976-07-05

Family

ID=20592193

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2047725A SU520593A1 (ru) 1974-07-09 1974-07-09 Резервированное устройство дл синхронизации сигналов

Country Status (1)

Country Link
SU (1) SU520593A1 (ru)

Similar Documents

Publication Publication Date Title
SU550632A1 (ru) Устройство управлени обменом информацией
SU809582A1 (ru) Счетчик джонсона
SU401998A1 (ru) УСТРОЙСТВО дл КОНТРОЛЯ ЦЕПЕЙ УПРАВЛЕНИЯ
SU962948A1 (ru) Устройство переменного приоритета
SU809135A1 (ru) Устройство дл синхронизации сис-ТЕМы ВычиСлиТЕльНыХ МАшиН
SU416849A1 (ru)
SU571917A1 (ru) Способ выделени ошибок из испытательного псевдослучайного сигнала в виде м-последовательности и устройство дл его осуществлени
SU1325417A1 (ru) Устройство дл контрол
SU974591A1 (ru) Пересчетное устройство с контролем ошибок
SU1363210A1 (ru) Сигнатурный анализатор
SU1068937A1 (ru) Устройство микропрограммного управлени
SU519863A1 (ru) Трехканальное мажоритарное резервированное логическое устройство
SU615544A2 (ru) Регистр сдвига
SU611244A1 (ru) Устройство дл приема и выдачи информации с контролем ошибок
SU1297050A1 (ru) Устройство дл контрол срабатывани клавиш наборного пол
SU798853A1 (ru) Процессор с реконфигурацией
SU1571571A1 (ru) Устройство дл ввода информации
SU962916A1 (ru) Арифметико-логический модуль
SU1591076A2 (ru) Устройство для контроля блоков оперативной памяти
SU966914A1 (ru) Двоичный счетчик с контролем ошибок
SU1401462A1 (ru) Устройство дл контрол логических блоков
SU470927A1 (ru) Устройство мажоритарного декотировани при трехкратном повторении дискретной информации
SU729586A1 (ru) Устройство дл сравнени чисел
SU830386A1 (ru) Микропрограммное устройствоупРАВлЕНи
SU1290304A1 (ru) Устройство дл умножени