SU1434430A1

SU1434430A1 - Датчик равномерно распределенных случайных чисел

Info

Publication number: SU1434430A1
Application number: SU874233061A
Authority: SU
Inventors: Анатолий Тихонович Кулик; Римма Алексеевна Ефременко; Владимир Соломонович Азарин; Олег Владимирович Хомицкий
Original assignee: Харьковский Институт Инженеров Железнодорожного Транспорта Им.С.М.Кирова
Priority date: 1987-04-20
Filing date: 1987-04-20
Publication date: 1988-10-30

Abstract

Изобретение относитс к вычислительной технике и может быть использовано дл испытани аппаратуры в качестве источника входного сигнала. Цель изобретени - упрощение датчика. Датчик содержит первичный источник I -равномерно распределенных случайных чисел, схему 2 сравнени , счетчик 3, генератор 4 импульсов , элемент И 5, счетчик 6, регистры 7-9, группу элементов И 10, элемент ИЛИ 11, блок 12 синхронизации. Поставленна цель достигаетс за счет введени новых блоков и функциональных св зей. 3 ил.

Description

Изобретение относитс к вычислительной технике, в частности к цифровым датчикам случайных чисел, и может быть использовано дл испытани аппаратуры в качестве входного сигнала.

Цель изобретени - упрощение датчика.

На фиг. 1 представлена схема устройства; на фиг. 2 - схема блока синхронизации; на фиг. 3 - временна диаграмма сигналов, по сн юща работу блока синхронизации.

Датчик содержит первичный источник 1 равномерно распределенных случайных чи- ce;i, схему 2 сравнени , счетчик 3, генератор 4 тактовых импульсов, элемент И 5, счетчик 6, регистры 7-9, группу элементов И 10, элемент ИЛИ 11 и блок 12 синхронизации.

Блок 12 синхронизации состоит из од- новибратора 13, элемента 14 задержки, .мента И 15 и триггера 16.

Датчик работает следующим образом.

С выхода источника 1 на первые входы схемы 2 сравнени поступает код случайного числа Z. На вторые входы схемы 2 сравнени поступает код из счетчика 3. В исходном состо нии эти коды одинаковы и равны 00...0. В случае равенства кодов на входах схемы 2 сравнени последн с инверсного выхода выдает низкий потенциал на вход запроса блока 12, который своим вторым выходом запрещает прохождение импульсов с выхода генератора 4 через элемент И 5 на счетный вход счетчика 3. Когда коды на первом и втором входах схемы 2 сравнени не равны, то на инверсном выходе схемы 2 гю вл етс высокий потенциал, по кото- ро.му блок 12 вырабатывает сигналы, обнул ющие счетчики 3, 6 и открывающий элемент И 5 дл прохождени импульсов с выхода генератора 4. Сигнал с второго выхода блока 1 подготавливает элементы И 10 группы к прохождению импульсов с разр дных входов счетчика 3.

При поступлении на входы элементов И 10 группы числа импульсов, равного коду Z, на выходе элемента ИЛИ 11 получают число импульсов KZ.

При равенстве кодов на первых и соответствующих вторых входах схемы 2 сравнени последн формирует высокий потенциал на пр мом выходе и низк-ий потенциал на выходе, по которым блок 12 на своем втором выходе формирует запрещающий сигнал низкого уровн на втором входе элемента И 5. По этому сигналу дальнейщее поступление импульсов на счетный вход счетчика 3 с выхода генератора 4 через элемент И 5 прекращаетс . Высокий потенциал на пр мом выходе схемы 2 сравнени разрешает запись сформированного случайного числа Z с выхода счетчика 6 в регистр 9.

Если в дальнейщем на выходе источника 1 по вл етс код следующей реализации случайного числа Z, то он сразу поступает на первые входы схемы 2 срав- . нени . На ее вторые входы поступает код предыдущей реализации случайного числа. Таким образом, на входах схемы 2 сравнени присутствуют разные коды, и цикл повтор етс .

Работа датчика обеспечиваетс функцио- 0 нированием блока 12 синхронизации.

Формирование последовательности управл ющих сигналов производитс при любой. смене кода Z, выдаваемого источником 1 равномерно распределенных чисел, за исклю- с чением кода .

Допустим, коды, поступающие на входы схемы 2 сравнени , равны. В этом случае, на вход запуска блока 12 с инверсного выхода схемы 2 сравнени поступает низкий потенциал, который устанавливает 0 триггер 16 в состо ние «О. С выхода триггера 16 низкий потенциал как сигнал «Запрет преобразовани поступает на второй вход элемента И 5 и третьи входы элементов И 10 группы.

Формирование управл ющих сигналов начинаетс с поступлени на вход блока 12 высокого потенциала с инверсного .выхода схемы сравнени . По переднему фронту этого сигнала запускаетс одновибра- тор 13, с выхода которого импульс пос- Q тупает на вход элемента 14 задержки и как сигнал «обнуление на первый выход блока 12. Кроме того, высокий потенциал сигнала как разрещающий, присутствует .ча втором входе элемента 15 И.

Датчик работает, реализу соотношение

5 7 -А4- . Z -

или

40

Z :A+KZ,

Рдрк -А-:4.

I Д1.ГЧ2П. ;|

п - разр дность датчика.

Датчик предназначен дл выработки

случайных чисел, равномерно распределенных в интервале от А до В, причем,

константы А и К задаютс кодами,

записанными в регистры 7 и 8.

Источник 1 генерирует случайное число в интервале от О до 2 -1.

50

Claims

Формула изобретени

Датчик равномерно распределенных случайных чисел, содержащий первичный источник равномерно распределенных чисел, разр дные выходы которого соединены с первой группой разр дных входов схемы сравнени , генератор тактовых импульсов, выход которого соединен с первым входом элемента И, выход которого ссединен со счетным входом первого счетчика, второй счетчик, информационный вход которого соединен с выходом первого регистра, выход второго счетчика соединен с информационным входом второго регистра, выход которого вл етс выходом датчика, третий регистр и элемент ИЛИ, отличающийс тем, что, с целью упрощени датчика, в него введены блок синхронизации и группа элементов И, выходы которых соединены с входами элементов ИЛИ, выход которого соединен со счетным входом второго счетчика, вход обнулени которого соединен с первым выходом блока синхрониза

ции и входом обнулени первого счетчика, разр дные выходы которого соединены с второй группой разр дных входов схемы сравнени и первыми входами элементов И группы, вторые входы элементов И группы соединены с соответствующими разр дными выходами третьего регистра, третьи входы элементов И группы соединены с вторым входом элемента И и подключены -к второму выходу блока синхронизации, вход запуска которого соединен с инверсным выходом схемы сравнени , пр мой выход «Равно которой соединен с входом синхронизации второго регистра.

8шодб/ ,

Вход

/SH

13

Сигнал на входе скемы управ/гени

Обнуление

4.

/7

Занесение нонстанты

15

16

911г,г

Коды на В}(ода;( скемы сравнени pas/fuvHbi