SU1438003A1 - Преобразователь двоичного кода во временной интервал - Google Patents
Преобразователь двоичного кода во временной интервал Download PDFInfo
- Publication number
- SU1438003A1 SU1438003A1 SU864131591A SU4131591A SU1438003A1 SU 1438003 A1 SU1438003 A1 SU 1438003A1 SU 864131591 A SU864131591 A SU 864131591A SU 4131591 A SU4131591 A SU 4131591A SU 1438003 A1 SU1438003 A1 SU 1438003A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- synchronization
- group
- trigger
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Изобретение относитс к вычислительной технике и может использоватьс при построении имитирующе-модели- рующей аппаратуры дл тренажеров, испытательных стендов, автоматизированных моделирующих комплексов.Целью изобретени вл етс повьшение точ- ности формировани временного интервала . Преобразователь осуществл ет преобразование код-временной интервал без погрешности, вызванной асинхронностью тактовых импульсов устройства относительно сигналов управлени . Отличительным признаком преобра.зовател вл етс введение в схему, содержащую генератор импуль- ;- сов, триггер, регистр, счетчик и элемент И, блока синхронизации, выполненного на элементах задержки, триггерах синхронизации, двух групп элементов И и элемента ИЛИ. Работа пре- с образовател заключаетс в формирова- НИИ сдвинутых тактовых последователь- ff ностей, автоматическом выделении из них последовательности, синхронизируемой внешним сигналом, и использовании ее дл преобразовани . 1 з.п. ф-лы, 2 ил.
Description
4:
СО 00 О О СО
Изобретение относитс к вычислительной технике и может быть использовано при построении имитирующе-мо- делирующей аппаратуры дл тренажеров испытательных стендов, автоматизированных систем моделировани и испытаний радиоэлектронной аппаратуры,,
Цель изоб15етени - повышение точности формировани временного интервала .
На фиг,1 представлена структурна схема преобразовател ; на фиг,.2 схема блока синхронизации.
Преобразователь содержит генера-- тор 1 импульсов, триггер 2, входную шину 3, счетчик 4, элемент И 5, регистр 6 и блок 7 синхронизации .
Блок 7 синхронизации образуют п+1 элементов 8,1-8.п+1 задержки п+ триггеров 9.1-9.П+ синхронизации, п элементов И 10,1-lO.n первой группы , п+1 элементов И П.) второй группы и элемент ИЛИ 12.
Генератор 3 импульсов формирует последовательность тактовых импульсов с частотой, соответствующей масштабу развертки двоичного кода вдоль временной оси„
Перед началом работы в регистр 6 заноситс код подлежащий преобразованию во временной интервал. При этом в качестве кода длительности формируемого интервала может использоватьс как пр мой, так и дополни- тельньй двоичный код„ В первом случа счетчик 4 при формировании временног интервала функционирует в режиме последовательного вычитани , во втором в режиме сложени . Единичным уровнем с инверсного выхода триггера 2 этот код заноситс в счетчик 4 импульсоЕ;. 11ИКЛ преобразовани кода во временной интервал начинаетс с момента поступлени на входную шину импульса начала преобразовани . В силу случайности Момента поступлени данного импульса его передний фронт попадает внутри тактового периода в один из п+1 интервалов 5к , равный длительноти задержки К-го элемента 8 задержки Импульс начала преобразовани поступает на первый вход триггера 2, устанавлива его в единичное состо ние, которое передаетс на выход устройства , начина формирование временного интервала. Данный импульс
,
10
fS
25
s
40 с . 55
также поступает на информационные D-входы триггеров 9 синхронизации. ,На выход синхронизации К-го триггера, где , 3, ., „ jO-i-i, поступает передний фронт задержанного К-м элементом 8 задержки тактового импульса, проход щего через (К-1)-й элемент И первой группы, открытьш к моменту поступлени на входную шину импульса начала преобразовани по своим остальным входам единичными уровн ми с инверсных выходов предшествующих триггеров 9 синхронизации. Если т.е. момент поступлени импульса начала преобразовани отстает от переднего фронта тактового импульса, сформированного генератором 1 импульсовjбольше , чем на врем задержки нулевым 20 элементом 8,1 задержки, то задержанный тактовый импульс с выхода этого элемента поступает непосредственно на вход синхронизации триггера 9.1. По переднему фронту импульса, поступающего на вход синхронизации одного из триггеров синхронизации, соответствующий триггер 9 устанавливаетс в единичное состо ние, открыва по второму входу соответствующий элемент И J1 второй группы. На первый вход этого элемента И поступают за- держаннь е тактовые импульсы с выхода К-го элемента 8 задержки. Последовательность тактовых импульсов, задержанна на врем запаздывани импульса начала преобразовани относительно исходной тактовой последовательности импульсов, генерируемой генератором 1 импульсов, проходит через соответствующий элемент И 11 второй группы и элемент ИЛИ 12 на вход счетчика 4 импульсов, который начинает последовательно измен ть (увеличивать или уменьшать) код своего состо ни . В результате пост шлени на вход счетчика 4 количества импульсов, соответствующего начальному коду, записанному в этот счетчик, на выходе счетчика формируетс сигнал переносар которьЕй устанавливает триггер 2 в нулевое состо ниез а также устанавливает нулевое состо ние К-го триггера 9 синхронизации и подтверждает нулевое состо ние остальных триггеров. Тактовые импульсы на выход счетчика через элементы И и Г1ПИ на проход т, а нулевое состо ние триггера 2 передаетс на выход устройства, заканчи30
35
45
50
31438003
ирование временного интерваиз регистра 6 заноситс в 4, и устройство готово к форю нового Временного интерваэтом в регистр 6 может быть новый код.
в т м вх д эл со Гр ны
Таким образом, предлагаемое устройство осуществл ет преобразование двоичного кода во временной интервал с более высокой по сравнению с известными устройствами точностью, достигаемой за счет получени сдвинутых на шаге дискретизации последовательностей тактовых импульсов и использовани дл формировани временного интервала последовательности, синхронизируемой импульсом начала преобразовани ,
25
Claims (2)
- Формула изобретени1, Преобразователь двоичного кода во временной интервал,содержащий генератор импульсов, регистр, триггер, первьй вход которого вл етс входной шиной, а второй вход соединен с выходом счетчика импульсов, счетный вход которого соединен с выходом зле- 30 триггеров синхронизации, информацион2 . Преобразователь по п.1, о т - личающийс тем; что блок синхрО1шзации выполнен на п+1, где ,2,3,.,., последовательно соединенных злемента задержки, п+1 триггерах синхронизации, первой группе из п злементов И, второй группе из п+ элементов И и элементе ИЛИ, выход которого вл етс выходом блока синхронизации, первым входом которого вл етс вход первого злемента задержки , при этом первый вход ка щого К-го элемента И второй группы, где ,3,..,,п+1, объединен с первым входом соответствующего (К-1)-го зле- нента И первой группы и подключен к выходу соответствующего К-го элемента задержки, первый вход первого злемента И второй группы объединен с входом синхронизации первого триггера синхронизации и подключен ,к выходу первого элемента задержки, входы элемента ИЛИ подключены к выходам соответствующих элементов И второй Группы, вторые входы которых соединены с пр мыми вькодами соответствующих05050 триггеров синхронизации, информационции которого соединен с вторым выходом триггера.
- 2. Преобразователь по п.1, о т - личающийс тем; что блок синхрО1шзации выполнен на п+1, где ,2,3,.,., последовательно соединенных злемента задержки, п+1 триггерах синхронизации, первой группе из п злементов И, второй группе из п+ элементов И и элементе ИЛИ, выход которого вл етс выходом блока синхронизации, первым входом которого вл етс вход первого злемента задержки , при этом первый вход ка щого К-го элемента И второй группы, где ,3,..,,п+1, объединен с первым входом соответствующего (К-1)-го зле- нента И первой группы и подключен к выходу соответствующего К-го элемента задержки, первый вход первого злемента И второй группы объединен с входом синхронизации первого триггера синхронизации и подключен ,к выходу первого элемента задержки, входы элемента ИЛИ подключены к выходам соответствующих элементов И второй Группы, вторые входы которых соединены с пр мыми вькодами соответствующихмента И, первый вход которого подключен к первому выходу триггера, о т личающийс тем, что, с целью повьппени точности формировани временного интервала, в него введен блок синхронизации, первый вход которого соединен с выходом генератора импульсов, второй вход вл етс входной шиной, третий вход соединен с выходом счетчика импульсов, а выход подключен к второму входу элемента И, первый вход которого вл етс выходной шиной, при этом выход регистра подключен к информационному входусчетчика импульсов, вход синхрониза354045ные входы которьк объединены и вл ютс вторым входом блока синхронизации , а входы сброса объединены и вл ютс третьим входом блока синхронизации , причем каждый i-й вход j-ro элемента И первой группы, где ,2, ...,,3,.t,,j+1, объединен с соответствующими i-MH входами всех последующих элементов И первой группы и подключен к инверсному выходу соответствующего j-ro триггера синхронизации , а выход каждого j-ro элемента И первой группы соединен с вхо- -дом синхронизации соответствующего (j+l)-ro триггера синхронизации.Фиг.2.т
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864131591A SU1438003A1 (ru) | 1986-10-08 | 1986-10-08 | Преобразователь двоичного кода во временной интервал |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864131591A SU1438003A1 (ru) | 1986-10-08 | 1986-10-08 | Преобразователь двоичного кода во временной интервал |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1438003A1 true SU1438003A1 (ru) | 1988-11-15 |
Family
ID=21261802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864131591A SU1438003A1 (ru) | 1986-10-08 | 1986-10-08 | Преобразователь двоичного кода во временной интервал |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1438003A1 (ru) |
-
1986
- 1986-10-08 SU SU864131591A patent/SU1438003A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6191590A (ja) | 時間間隔測定装置 | |
SU1438003A1 (ru) | Преобразователь двоичного кода во временной интервал | |
SU983637A1 (ru) | Устройство дл измерени временных интервалов | |
SU660290A1 (ru) | Устройство дл синхронихации импульсных последовательснотей | |
SU1605254A1 (ru) | Устройство дл выполнени быстрого преобразовани Уолша-Адамара | |
SU542192A2 (ru) | Автоматический программатор временных интервалов | |
SU1434430A1 (ru) | Датчик равномерно распределенных случайных чисел | |
SU879494A1 (ru) | Устройство дл цифровой обработки сигналов | |
SU127073A1 (ru) | Устройство дл преобразовани цифрового кода во временной интервал | |
SU1377859A1 (ru) | Сигнатурный анализатор | |
SU1357914A1 (ru) | Устройство дл измерени временных интервалов | |
SU813429A1 (ru) | Устройство управлени цифровойиНТЕгРиРующЕй СТРуКТуРы | |
SU687407A1 (ru) | Цифровой частотомер | |
SU917172A1 (ru) | Цифровой измеритель временных интервалов | |
SU1270771A2 (ru) | Генератор случайных последовательностей | |
SU1464113A1 (ru) | Способ измерени числа истинных тройных совпадений и устройство дл его осуществлени | |
SU1280394A1 (ru) | Многоканальное устройство дл вычислени модульной функции | |
SU911526A1 (ru) | Устройство дл умножени число-импульсных кодов | |
SU955031A1 (ru) | Устройство дл определени максимального числа | |
SU1292002A1 (ru) | Устройство дл моделировани процесса решени задач на ЭВМ | |
SU746182A1 (ru) | Отсчетно-измерительное устройство | |
SU744622A1 (ru) | Устройство дл определени отклонени частоты импульсной последовательности от заданной | |
SU748271A1 (ru) | Цифровой частотомер | |
SU1056191A1 (ru) | Стохастический преобразователь | |
SU1425707A1 (ru) | Устройство дл выполнени быстрого преобразовани Уолша |