SU879494A1 - Устройство дл цифровой обработки сигналов - Google Patents

Устройство дл цифровой обработки сигналов Download PDF

Info

Publication number
SU879494A1
SU879494A1 SU792801785A SU2801785A SU879494A1 SU 879494 A1 SU879494 A1 SU 879494A1 SU 792801785 A SU792801785 A SU 792801785A SU 2801785 A SU2801785 A SU 2801785A SU 879494 A1 SU879494 A1 SU 879494A1
Authority
SU
USSR - Soviet Union
Prior art keywords
block
output
key
zero
input
Prior art date
Application number
SU792801785A
Other languages
English (en)
Inventor
Савелий Еремеевич Фалькович
Владимир Викторович Пискорж
Анатолий Александрович Чумаченко
Николай Васильевич Долженков
Original Assignee
Харьковский авиационный институт им. Н.Е.Жуковского
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Харьковский авиационный институт им. Н.Е.Жуковского filed Critical Харьковский авиационный институт им. Н.Е.Жуковского
Priority to SU792801785A priority Critical patent/SU879494A1/ru
Application granted granted Critical
Publication of SU879494A1 publication Critical patent/SU879494A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ ЦИФРОВОЙ ОБРАБОТКИ СИГНАЛОВ
I
Изобретение относитс  к радиоиз- мерительной технике и может быть использовано в радиолокадии, радионавигации и, в частности, в радиотехнических системах траекторных измерений .
Известен цифровой панорамный измеритель частоты, содержащий последовательно соеди енные генератор тактовых импульсов, счетчик импульсов, стробируемый дешифратор, запоминающий блок, блок сумматоров, квадратор и решвющий блок, а также блок формировани  импульсов нулей, выход которого подключен к первому входу стробируемого дешифраторами
Указанный измеритель к концу интервала измерени  длительностью Т формирует спектр сигнала, по координатам максимума которого производитс  оценка частоты fg, исследуемого сигнала U(t).
Недостатком устройства  вл етс  низка ; точность измерени  несущей
частоты короткого радиоимпульса в случае, если момент прихода его неизвестен .
Наиболее близким по технической сущности к насто щему изобретению  вл етс  устройство дл  цифровой обработки сигналов, содержащее первый счетчик, первый ключ, буферный регистр , блок вычитани , запоминающий блок, блок запрета и распределитель,;
10 к М выходам которого подключены М блоков накапливающих сумматоров, выходы которых подключены к соответствующим входам буферного запоминающего устройства, выходы которого под
IS ключены ко входам последовательно соединенных квадратора, реша:ющего устройства, к управл ющему входу первого ключа подключены последовательно соединенные блок формировани 

Claims (2)

  1. 20 импульсов нулей и делитель, выход блока вычитани  через схему сравнени  с порогом подключен к управл ющему входу схемы запрета; последовательно соединенные триггер, второй ключ и второй счетчик, первый вход которого соединен с установочным вхо дом триггера; последовательно соединенные блок пам ти, третий ключ, накапливающий сумматор 2D. Это устройство формирует отсчеты -кг выходного эффекта, по которому принимаетс  решение о наличии или отсутствии сигнала при фиксированной задержке D . Недостатками.известного устройства  вл ютс  невысокое быстродейст вие, так как вычисление выходного эффекта Y (f) начинаетс  после :завершени  всех отсчетов комплексного выходного эффекта {Y(&.,)1 ; бллыдой аппаратурный объем (М сумматоров); радиосигнал обнаруживаетс  на временных интервалах ограниченной длительности . Цель изобретени  - повышение быст родействи , снижение аппаратурного объема и расширение функциональных возможностей устройства. Поставленна  цель достигаетс  тем что в устройство дл  цифровой обработки сигналов,, содержащее первый счетчик, последовательно соединенные формирователь импульсов нуль-пересечений , делитель, первый ключ, бу ферный регистр, пеовый блок вычитани  и блок посто нной пам ти последовательно соединенные квадоатор и решак ций блок последовательно со-; единенные блок пам ти, второй ключ и первый накапливающий сумматор, вы ходы которого подключены ко вторым входам первого блока вычитани , выход делител  подключен к управл ющем входу триггера и установочному входу первого накапливающего сумматора, к выходу триггера подключены последовательно соединенные третий ключ и второй счетчик, выход котооого под ключен к установочному входу триггера , последовательно соединенные пороговый блок и блок запрета, а также блок накаштава  цих сумматоров, введены два кпкта, вторые блок вычита,ни  и накапливающий сумматор, элемент ИЛИ и последовательно соединенjBiie второй блок запрета и блок переменной пам ти, выход которого подключен к первому входу блока накапли вающих мматоров, выход первого бл ка запрета соединен с управл ющими входами четвертого и п того ключей, второго блока запрета и первым входо элемента ИЛИ, выходы блока пам ти через последовательно соединенные четвертый ключ и второй накапливающий сумматор подключены к первым входам второго блока вычитани , выходы которого подключены в входам порогового блока и первого ключа, выходы . блока посто нной пам ти через блок накапливающих сумматоров соединены с входами второго блока запрета и п того ключа, выходы которого соединены с входами квадратора, выход третьего ключа подключен к управл кидему входу второго ключа и второму входу элемента ИЛИ, выход, которого соединен с тактирующим входом блока перемен- ной пам ти, выход триггера подключен к управл ющему входу первого блока запрета, выходы первого счетчика соединены с входами второго блока вычитани . На чертеже представлена структурна  электрическа  схема устройства. Устройство содержит первый счетчик 1, блок 2 вычитани , первый ключ 3, буферный регистр 4, блок 5 вычитани , блок 6 посто нной пам ти, блок 7 накапливающих сумматоров, ключ 8, квадратор 9, решающий блок 10, пороговый блок 11 и первый блок 12 запрета, блок 13 пам ти, ключ 14, накапливающие сумматоры 15,16, ключ 17, триггер 8, ключ 19 и второй счетчик 20, элемент ИЛИ 21, блок 22 переменной пам ти, второй блок 23 запрета , формирователь 24 импульсов нульпересечений и делитель 25. На входы . 26 и 27 устройства от внешнего синхронизатора (на чертеже не показан) подаютс  импульсы-Сответственно счет ной и тактовой частот. Измерительный сигнал подаетс  на вход 28 форми ровател  24 импульсов нуль-пересечнний ,  вл ющийс  сигнальным входом всего устройства. Устройство работает следукмцим образом , В момент начала измерени  обнул ютс  счетчик 1, блок 7 сумматоров, накапливакидие сумматоры 16 и 15, счетчик 20 и блок 22 переменной пам ти. После этого на вход 26 счетчика 1 начинают поступать от внешнего синхронизатора (на рисунке не показан) импульсы счетной частоты, а на вход 17 ключа 19 импульсы тактовой чао тоты. Одновременно на вход 28 формировател  24 импульсов нуль-пересечений поступает измерительный сигнал U(t) , представл ю ций собой смесь узкополосной нормальной помехи h(t) и импульсного радиосигнала SHJ известной формы длительностью Т.. . Пред полагаетс , что спектр смеси сигнала и помехи полностью сосредоточен в п лосе fe(f,-F , f(3+ F) , где ffl- центра льна  частота полосы 2F спектра смеси, причем kf. Формирователь 24 импульсов нуль пересечений вырабатывает короткие импульсы в момент положительного перехода сигнала U(t) через нулевую ось амплитуд. Делитель 25 прореживает в п раз поток поступающих на его вход импульсов нуль-пересечений, где п выбираетс  из услови  ф-fПервый импульс с выхода делител  25 открывает на короткий временной интервал ключ 3, через который в буфёршлй регистр 4 с выхода блока 2 вы читани  переписываетс  двоичное числ соответствующее моменту t первого из прореженных делителем 25 импульсов нуль-пересечений, модифицированкое с помощью константы constn , наход щейс  в накапливающем сумматоре 15. Измерение времени реализации t осуществл етс  по отношению к моменту t 0. В исходный момент содержимое сумматора 15 равно нулю, и момент первого нуль-пересечени  не модифицируетс  . Импульс с выхода делител  25 уста навливает накапливающий сумматор 16 в состо ние О, а триггер 18 - в состо ние 1. Ключ 19 открьгааетс , и через него на счётный вход счетчика 20, на управл ющий вход ключа 17 и через элемент ИЛИ 21 - на тактирующий вход блока 22 переменной пам ти начинают поступать импульсы тактовой частоты. Счетчик 20, осуществ. л ющий счет по модулю М (т.е. обну-л етс , как только его содержимое рревысит М), в момент обнулени  возвращает в исходное состо ние О триггер 18, в результате чего прохождение импульсов тактовой частоты через ключ 19 прекращаетс . Тактова  частота данном устройстве должна выбиратьс  так, чтобы полное запо нение и обнуление счетчика 20 всегда происходило до прихода очередного импульса нуль-пересечени  с выхода делител  25. Математически указанное ограничение на тактовую частоту fтакт запишетс  в виде где М - число одновременно (параллельно ) анализируемых в данном устройстве текущих дискретных задержек ук. const + k 1 ,М, на которых -призводитс  обнаружение - измерение наблюдаемого на фоне шумов импульсного радиосигнала S(t). Const представл ет собой число, записанное в -: сумматоре 15, а величина kif формируетс  в процессе работы устройства всумматоре 16 с помощью блока пам ти 13 и ключа 17. Физически const,, соответствует наибольшей из дискретных задержек, на которой выходной эффект уже сформирован. Как и в известном устройстве, обнаружение импульсного радиосигнала при фиксированной задержке const,,+ kalT производитс  путем согласованной фильтрации 4ir) где h - комплексна  импульсна  характеристика принимаемого сигнала, отлична  от нул  при значении аргумента k - число прореженных нуль-пересечений смеси сигнала и шума в моменты t|, дл  которых при данном значении посто нной t, аргумент Xf,. constjj - kifудовлетвор ет услови м nl 0 ni TC В номер первого из нуль-пересечеий tn в группе, дл  которых услоие (1) выполн етс . Численно веичина k примерно равна произведению олосы 2F спектра наблюдаемой смеси а длительность Т информационно го-i мпульсного сигнала S(t), (k2s2F«Tc). л  формировани  всех одновременно нализируемых отсчетов выходного эфекта используютс  блок 7 сумматоов и блок 22 объемом М комплексных исел, где М - число одновременно . нализируемых значений задержки ( ). С приходом itttnynbca нуль-пересеени  ключ 19 открываетс , и черезнего на управл ющий вход ключа I7 поступает первый импульс тактовой частоты, по которому осуществл етс  засылка (путем сложени  с содержимым , равным в этот момент нулю) из блока 13 пам ти в сумматор 16 const, численно равной дТ. Сигналы С выхода буферного регистра 4, сумматора 16 поступают на соответствующие входы блока 5 вычитани , в результате чего происходит формирование аргумента импульсной характеристики h(x) информационного импульс ного сигнала S(t) при первом нульпересечении t дл  дискретной задерж ки ur(k 1) X : t -0-Ai Синхронизаци  работы блока 5 вычи тани  осуществл етс  тактовой частотой (вычитание выполн етс  в момент поступлени  чисел с выхода накапливающего сумматора 16 на вторые входы блока 5 вычитани ). Двоичный код, со ответствующий сформированному значению аргумента x.j импульсной характеристики , с выхода блока 5 вычитани  поступает на адресные шины блока 6, результате чего осуществл етс  выбор ка заранее записанной в нем строки данных - комплексного числа, соответствующего значению импульсной характеристики h(x) при данном дискре ном значении аргумента х/)-,. Упом нута  строка данных поступ.ет на первый вход блока 7 сумматоров, на второй вход которого (под воздействием импульса тактовой частоты, проход ще го через элемент ИЛИ 21) подаетс  Число, хран щеес  в первой строке блока 22. По импульсу тактовой часто ты содержимое всех строк блока 22 переменной пам ти перезаписываетс , смеща сь на одну строку по направлению ко входу блока 7 сумматоров. Результат сложени  через открытый блок 23 запрета записываетс  в освободивщуюс  последнюю - М-ю строку блока 22 переменной пам ти. С приходом очередного тактового импульса к содержимому накапливающего сумматора 16 добавл етс  величина utr. С помощью блока 5 вычитани  осуществл етс  вычисление аргумента импульсной характеристики при следующем дискретном значении задер ки С; 2ьТ , при которой вычисл ет с  значение выходного эффекта (4) 8 Чтение соответствующей аргументу строки блока 6 и сложение с содержимым следующей строки данных блока 22 (котора  поступает на второй вход блока 7 сумматоров под воздействием следующего импульса тактовой частоты) позвол ет учесть вклад нуль-пересечени  t в значение выходного эффекта при задержке 2uf. Повторение указанной процедуры М раз позвол ет учесть вклад нуль-пересечени  t во все М параллельно формируемые отсчеты выходного эффекта С ( )} . После прихода М-ного импульса тактовой частоты счетчик 20 обнул етс , одновременно возвраща  в исходное состо ние О триггер 18, и ключ 19 закрываетс . На этом цикл обработки информации, содержащейс  в зарегистрированном нуль-пересечении Ц смеси сигнала и шума, заканчиваетс . За М тактов содержимое блока 22 переменной пам ти циклически смесг тилось на М слов, т.е. к моменту прихода импульса очередного нуль-пересечени  в первой строке 22 снова находитс  отсчет комплексного выходного эффекта, соответствующий первой из анализируемьпс задержек &f . С приходом импульса очередного нуль-пересечени  с выхода делител  25 на управл ющий вход ключа 3 производитс  перезапись содержимого выходного регистра блока 2 вычитани  в буферный регистр 4. Этот же импульс обнул ет сумматор 16 и устанавливает в О триггер 18, в результате чего повтор етс  цикл обработки информации , содержащейс  во временном положении очередного зарегистрированного импульса нуль-пересечени  смеси сигнала и щума. Как уже отмечалось, импульсна  характеристика h(x) сигнала S(t) отлична от нул  только при значени х аргумента О . Поэтому, если -е нуль-пересечение зарегистрировано в момент tpTTc+uf, оно уже не должно использоватьс  дл  формировани  выходного эффекта при Vi ЛТ. Более того, ни один из последующ 1х импульсов нуль-пересечений t также не удовлетворит условию ненулевых значений импульсной характеристики. Это означает, что комплексный выходной эффект дл  значени  задержки лТ сформирован полностью, и он может быть переслан из первой  чейки блока 22 через блок 7 сумматоров, ключ 8 и квадратор 9 в решающий блок 10. Опознание момента времени, в который необходимо прекратить накопление первого (очередного) отсчета выход1|ого эффекта, осуществл етс  с по мощью подключенного к выходу, блока вычитани  порогового блока 11. По вление сигнала превыщени  порога в | блоке 11 никак не св зано с импульсами нуль-пересечений измерительного сигнала и поэтому с большой веро  ностью может произойти в то врем , когда устройство зан то обработкой информации, заключающейс  в последнем из зарегистрированных нуль-пересечений . Чтобы обеспечить отсутствие сбоев за счет несинхронной работы, сигнал превьшени  порога запоминаетс  в блоке 11 до окончани  циклической процедуры по обработке последнего импульса нуль-пересечени  - учету вклада за счет этого нуль-пересечени  во все М формируемых отсчетов комплексного выходного эффекта. В мо мент ее завершени  триггер 18 возвращаетс  в исходное состо ние, блок 12 запрета открываетс , и сигнал с выхода порогового блока 11 через элемент ИЛИ 21 поступает на тактирую щий вход блока 22 переменной пам ти. Под воздействием указанного импульса перва  строка данных из блока 22 комплексное числр соответствующее комплексному выходному эффекту Yft) через блок 7 дл  задержки сумматоров и открытый ключ 8 поступа ет в квадратор 9, где вычисл етс  квадрат его модул  1У(С )1 .Вычислен кое значение отсчета выходного эффек та Y (t ) поступает в решаюпщй блок 10. Так как первый (очередной) отсчет выходного эффекта уже сформирован и передан в решающий блок, в блоке 22 освобождаетс  М-на  строка, в которой может быть начато формирование последующего (текущего) отсчета выходного эффекта дл  значени  задерж ки tjj (М + Ол. Чтобы обнулить указанную строку блока 22 переменной пам ти, в момент подачи импульса от порогового блока 11 через элемент ИЛИ 21 на тактирующий вход блока 22 закрываетс  блок 23 запрета. Сигнал с выхода блока 11 через блок 12 зап рета поступает также на управл ющий вход ключа 11, что ведет к увеличению содержимого накапливающего сумматора 15 на дТ. С поступлением очередных нуль-пересечений t ri устройство продолжает циклическую обработку заключакицейс  в их временном положении информации до тех ЧОР, пока снова не будет зафиксировано превышение порога в блоке II. Это означает, что очередной отсчет комплексного выходного эффекта сформирован полностью. После выполнени  необходимых операций по пересылке отсчета выходного эффекта в решающее устройство и увеличени  constn в накапливающем сумматоре 15 на величину дТГ обработка последующих Hyjib-пересечений продолжаетс . Длительность интервала наблюдени ; в течение которого непрерывно формируютс  отсчеты выходного эффекта ограничиваетс  лишь разр дностью счетчика 1, накапливающего сумматора 15 и блока 2 вычитани . Аппаратурный объем данного устройства существенно меньше, чем известного C2J. Данное устройство содержит всего один блок сумматоров при практи чески неограниченной длительности интервала наблюдени , тогда как известное устройство дл  обеспечени  анализа на интервале наблюдени  Тц должно содержать (МхТц )/Гр сумматоров , где М - число разрешимых элементов по дальности, укладывающихс  на длительности информационного сигнала обычно M-J 10. Быстродействие данного устройства выше, чем известного, поскольку вычисление квадрата модул  отсчета комплексного выходного эффекта выполн етс  в текущем времени - все сформированные отсчеты Y(t,) с временньш шагом uf подаютс  на вход квадратора , где по ним вычисл ютс  отсчеты Y(tr,-). В насто щем устройстве на длительность интервала наблюдени  никаких принципиальных ограничений не накладагааетс , и о о может использоватьс  например дл  фиксации одиночных сооб щений (разовых команд), врем  прихода которых априорно известно, например, с (ТОЧНОСТЬЮ до нескольких часов. Формула изобретени  Устройство дл  цифровой обработки игналов, содержащее первый счетчик.
    оследовательно соединенные формироатель импульсов нуль-пересечений, елитель, первый ключ, буферный per гистр, первый блок вычитани  и блок осто нной пам ти, последовательно соединенные квадратор и решающий блок, последовательно соединенные блок пам ти, второй ключ и первый накапливающий сумматор, выходы которого подключены ко вторым входам первого блока вычитани , выход делител  подключен к управл ющему входу триггера и установочному входу первого накапливающего сумматора, к выходу триггера подключены последовательно соединенные третий ключ и второй счетчик, выход которого подключен к установочному входу триггера, последовательно соединенные пороговый блок и блок запрета, а также блок накапливающих сумматоров, отличающеес  тем, что, с целью повьшени  быстродействи , снижени  аппаратурного объема и расширени м функциональных возможностей, в него введены два ключа, вторые блок вычитани  и накапливаниций сумматор, элемент ИЛИ и последовательно соединенные второй блок запрета и блок переменной пам ти, выход которого I, подключен к первому входу блока сум. маторов, выход первого блока запрета
    соединен с управл ющими входами четвертого и п того ключей второго блока запрета и первым входом злемента ИЛИ, выходы блока пам ти через последовательно соединенные четвертый ключ и второй накапливающий сумматор подключены к первым входам второго блока вычитани , выходы которого подключены к входам порогового блока и первого ключа, выходы блока посто нной пам ти через блок накапливающих сумматоров соединены с выходами второго блока запрета и п того ключа, выходы которого соединены со входами квадратора , выхрд третьего ключа подключен к управл ющему входу второго ключа и второму входу элемента ИЛИ,, выход которого соединен с. тактирую - пщм входом блока переменной пам ти,
    выход триггера подключен к управл ющему входу первого блока запрета, выхо ды первого счетчика соединены с входами второго блока вычитани .
    о
    Источники информации,
    прин тые во внимание при экспертизе I. За вка № 2551687/18-21,
    кл, G 01 R 23/16; G О S 9/44,
    31.03.78.
  2. 2. За вка № 2765721/18-21;
    кл. G 01 R 23/J6; G 01 S 9/44,
    21.02.80 (прототип.
SU792801785A 1979-07-25 1979-07-25 Устройство дл цифровой обработки сигналов SU879494A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792801785A SU879494A1 (ru) 1979-07-25 1979-07-25 Устройство дл цифровой обработки сигналов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792801785A SU879494A1 (ru) 1979-07-25 1979-07-25 Устройство дл цифровой обработки сигналов

Publications (1)

Publication Number Publication Date
SU879494A1 true SU879494A1 (ru) 1981-11-07

Family

ID=20843013

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792801785A SU879494A1 (ru) 1979-07-25 1979-07-25 Устройство дл цифровой обработки сигналов

Country Status (1)

Country Link
SU (1) SU879494A1 (ru)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023226060A1 (zh) * 2022-05-23 2023-11-30 长鑫存储技术有限公司 计数器电路
US12040797B2 (en) 2022-05-23 2024-07-16 Changxin Memory Technologies, Inc. Counter circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023226060A1 (zh) * 2022-05-23 2023-11-30 长鑫存储技术有限公司 计数器电路
US12040797B2 (en) 2022-05-23 2024-07-16 Changxin Memory Technologies, Inc. Counter circuit

Similar Documents

Publication Publication Date Title
US4443766A (en) Precision digital sampler
US4559606A (en) Arrangement to provide an accurate time-of-arrival indication for a received signal
GB1098895A (en) Pattern recognition system
US2759998A (en) Pulse communication system
SU879494A1 (ru) Устройство дл цифровой обработки сигналов
US3056109A (en) Automatic morse code recognition system
GB1309381A (en) Method and apparatus for data correlation
SU1438003A1 (ru) Преобразователь двоичного кода во временной интервал
SU748271A1 (ru) Цифровой частотомер
RU1785010C (ru) Устройство дл определени распределений веро тностей амплитуд импульсных сигналов
RU2013011C1 (ru) Устройство для выбора канала
SU962976A1 (ru) Устройство дл вычислени коррел ционной функции импульсной последовательности
SU1056191A1 (ru) Стохастический преобразователь
SU1242845A1 (ru) Способ измерени сдвига фаз
SU970361A2 (ru) Генератор случайных импульсов
RU2010243C1 (ru) Измеритель скорости линейного изменения частоты внутри импульса
SU1013867A1 (ru) Адаптивный цифровой измеритель параметров сигнала
SU1638798A1 (ru) Способ стробоскопического преобразовани повтор ющихс электрических сигналов
SU819790A1 (ru) Интерпол ционный измеритель вре-МЕННыХ иНТЕРВАлОВ
SU600470A1 (ru) Преобразователь частоты в код
SU640284A1 (ru) Устройство дл приема командной информации
SU415674A1 (ru) Устройство для моделирования систем массового обслуживания
SU687407A1 (ru) Цифровой частотомер
SU1385309A1 (ru) Устройство дл приема трехкратно повтор емых команд управлени
SU1377873A1 (ru) Статистический анализатор