SU572933A1 - Делитель частоты с дробным коэффициентом делени - Google Patents

Description

На чертеже показана структурна  блок-схема предлагаемого де.иггел  частоты с дробным коэффициентом делени .

В состав делител  вход т сумматор 1, триггер 2, групиа элементов И 3, счетчнк 4, элемент И 5, элементы 6 н 7 задержки, управл ющий блок 8.

Входна  шина делител  подключена к счетным входам триггеров сумматора 1 параллельного типа таким образом, что каждым входным импульсом в сумматор вводитс  число а на суммирование, а выход сумматора подключен к его счетным входам так, чтобы каждым выходным импзльсом в сумматор вводилось число Ci-а. Посредством группы элементов И 3 осуществл етс  перенос показаний сумматора в счетчик 4 li дополнительном коде.

Управл ющий блок 8 служит дл  устаиовки триггерных  чеек сумматора 1 в требуемое исходное состо ние. Кроме того, каждый выходной импульс триггера 2 посредством управл ющего блока вводит в сумматор число Ci-b, где Ci - емкость сумматора, b - число, задаваемое программно и хран щеес  в регистре пам ти управл ющего блока.

Емкость счетчика 4 Са меньше или равна емкости сумматора Ci и выбираетс  из услови  . В делителе каждый выходной импульс задерживаетс  элементом 6 относительно соответствующего ему входного импульса на врем , пропорциональное коду числа, записанного в счетчике 4. Таким образом, по существу , счетчик с элементом 6 представл ет собой преобразователь кода во временной интервал. В качестве элемента 6 могут быть исиользованы различные технические решени .

Работает Делитель следующим образом.

В исходном состо нии в сумматор 1 записано число Ci-b- -a. Каждый импульс входной последовательности вводит в сумматор число а на суммирование. Через некоторый промежуток времени на выходе сумматора по вл етс  импульс переполнени , а в сумматоре остаетс  записанным число Ni.a. Выходной импульс сумматора записывает в него число Ci-а, в результате показани  сумматора имеют вид Ci-(а-Ni). Этот же импульс переноса опрокидывает триггер 2 и посредством группы элементов И 3 осуществл ет перенос числа Ci-(а-Ni) из сумматора в счетчик кодом а-Ni. Одновременно подаетс  сигнал разрешени  на элемент И 5.

Число а-Ni, записанное в счетчике 4, представл ет собой остаток от делени  Ь/а и определ ет промел ;уток времени, на который необходимо задер кать следуюни1Й выходной импульс . Кодом числа а-/Vi задаетс  врем  задержки этого импульса элементом 6. Очередиой входной импульс записывает в сумматор 1 число а (в результате показани  сумматора вновь станов тс  NI), через элемент И 5 и элемент 6 задержки поступает на выход делител , через элемент 7 задержки поступает на второй вход триггера 2 и опрокидывает его. В

результате элемент И 5 закрываетс . Выходной импульс триггера 2 посредством управл ющего блока 8 записывает в сумматор 1 число Ci-b. При этом показани  сумматора 1 имеют вид d-b-f jVi. В дальнейшем описанные процессы в схеме циклически повтор ютс . Последовательность чисел, записанных в счетчик 4, определ ет те промежутки времени , на которые необходимо задерживать соответствуюнще входные импульсы делител .

В процессе работы выходные импульсы делител  устанавливают счетчик в псходпое состо ние , подготавлива  его тем самым к приему очередиых чисел, характеризующих последующие временные задержки.

Claims (2)

1. Формула изобретени 

   Делитель частоты с дробным коэффициентом делени , содержащий группу элементов

   И, элемент задержки и унравл ющий блок, отличающийс  тем, что, с целью повышени  точности преобразовани , в него введены сумматор, триггер, дополнительный элемент задержки, элемент И и счетчик, установочные входы которого соедннены с выходами группы элементов И, нервые входы которой подключены к выходам триггеров сумматора, а вторые входы объединены и соединены с первым входом элемента И и первым выходом

   триггера, второй выход которого соединен с входом унравл ющего блока, первый вход - с выходом сумматора и с одними из счетных его входов, а вход сумматора соединен с вторым входом элемента И, выход которого через

   элемент задержки подключен к второму входу триггера и через донолнительный элемент задержки - к выходу устройства и установочным входам триггеров счетчика, выходы которых норазр дно соединены с унравл ющими

   входами дополнительного элемента задержки.

   Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР №437224, кл. П ОЗК 23/00, 1974.
2. 2. Авторское свидетельство СССР № 334643, кл. Н ОЗК 23/02, 1970.