SU530463A1

SU530463A1 - Преобразователь частоты с переменным коэффициентом преобразовани

Info

Publication number: SU530463A1
Application number: SU2166090A
Authority: SU
Inventors: Геннадий Гаврилович Порубов
Original assignee: Предприятие П/Я В-8616
Priority date: 1975-08-19
Filing date: 1975-08-19
Publication date: 1976-09-30

Description

Изобретение относитс к радиотехнике и предназначено дл использовани в радиотехнических установках, в частности в вычислительной технике.

Известен преобразователь частоты с пере менным коэффициентом преобразовани l, содержащий счетчики, запоминающие устройства , элементы И и ИЛИ.

Однако такой преобразователь позвол ет только делить и не позвол ет умножать, и, кроме того, схема этого преобразовател довольно сложна.

Наиболее близким по технической сущности к предлагаемому вл етс преобразователь 2, содержащий счетчик и многозвенную линию задержки, подключенную через коммутатор к входам элемента ИЛИ.

Однако такой преобразователь имеет огра ничени на верхнюю частоту повторени входнего сигнала, так как максимальное число задержанных импульсов, определ емое точностью преобразовани , должно укладыватьс в период повторени входного сигнала. При выбранной элементной базе с рабочей частотой 1 р на вход устройства может быть подан сигнал с частотой

BX O- Sfp,

где С| - требуема точность преобразовани .

Цель Изобретени - повышение точности преобразовани .

Это достигаетс тем, что в предлагаемый преобразователь частоты введены делитель частоты, триггер и элемент И, первый вход которого подключен к входной шине, второй вход - к выходу триггера, а выход - к входам элемента ИЛИ и счетчика, выход которого соединен с нулевым входом триггера, единичный вход которого через делитель частоты подключен к входной шине.

На чертеже представлена структурна электрическа схема предлагаемого преобразовател частоты с переменным коэффициентом преобразовани .

Claims

Преобразователь частоты содержит мп. звенную линию задержки 1, комму гатор .V. элемент ИЛИ 3, делитель частоты 4, тр .гер 5, элемент И 6 и счетчик 7. Преобразователь работает следующим образом . Входной сигнал поступает на многозвенную линию задержки 1, котора от каждого поступающего на ее вход импульса имеет серию импульсов, сдвинутых во времени относительно входного сигнала и относительно друг друга. Максимальное число звеньев линии задержки 1 и соответственно число импульсов на выходах определ етс только максимальным числом целой части коэффициента преобразовани . К выходным контактам многозвенной линии задержки 1 через коммутатор 2 подключены входы элементов , выход которого вл етс выходом устройства . Делитель 4, коэффициент делени которого определ етс требуемой точностью преобразовани и равен обратной величине точности , подключен к единичному входу триггера 5 и устанавливает его в состо ние 1, разрешающее прохождение входных сигналов через элемент И 6. Импульсом переполнени , который вырабатываетс счетчиком 7 после прихода на его вход числа импульсов, равного предварительно записанному в нем числу, триггер 5 уста навливаетс в состо ние О, при котором элемент И 6 закрыт, а в счетчик 7 вновь записываетс число, равное дробной части коэффициента преобразовани в дополнительном коде. С приходом очередного тактового импульса цикл повтор етс . При этом за каждый такт из общего числа входных импульсов через элемент И 6 на выход устройства проходит число, равное величине дробной части коэффициента преобра зовани , а общее число импульсов на выходе элемента ИЛИ 3 равно сумме импуль53 3 сов, прошедщих через элемент И 6, и импульсов , поступающих с выходов многозвенной линии задержки 1. Точность преобразовани не вли ет на частоту повторени сигнала на входе. При выбранной элементной базе частота повторени входного сигнала определ етс величиной максимального коэффициента преобразовани и определ етс зависимостью Вх йТТ Р где N - цела часть максимального коэффициента преобразовани ; f - рабоча частота элементной базы. Формула изобретени Преобразователь частоты с переменным коэффициентом преобразовани , содержащий счетчик и многозвенную линию задержки, подключенную через коммутатор к входам элемента ИЛИ, отличающийс тем, что, с целью повыщени точности преобразовани , в него введены делитель частоты , триггер и элемент И, первый вход которого подключен к входной щине, второй вход - к выходу триггера, а выход - к входам элемента ИЛИ и счетчика, выход которого соединен с нулевым входом триггера , единичный вход которого через делитель частоты подключен к входной шине. Источники информации, прин тые во внимание при экспертизе: 1. Авт.св. № 381170,кл. Н ОЗ к 23/О2, 29.04.70.
2. Авт.св. № 345621, кл. Н 03 к 23/00, 11.12.70 (прототип).

vvvyy z

у у |/ V V V

J

-