SU930686A1 - Делитель частоты следовани импульсов с нечетным коэффициентом делени - Google Patents
Делитель частоты следовани импульсов с нечетным коэффициентом делени Download PDFInfo
- Publication number
- SU930686A1 SU930686A1 SU802981678A SU2981678A SU930686A1 SU 930686 A1 SU930686 A1 SU 930686A1 SU 802981678 A SU802981678 A SU 802981678A SU 2981678 A SU2981678 A SU 2981678A SU 930686 A1 SU930686 A1 SU 930686A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- pulse
- trigger
- counter
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Pulse Circuits (AREA)
Description
(54) ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ С НЕЧЕТНЫМ КОЭФФИЦИЕНТОМ ДЕЛЕНИЯ
1
Изобретение оЛюситс к области ди:скретной техники, в частности, к- цифровым делител м частоты, и может быть использовано дл пересчета и делени сигналов типа меандр по модулю, {эаженйому нечетным, в том числе и простым , числом, с сохранением скважности входных сигналов, например, в цифровых синтезаторах частоты.
Известно устройство, предназначенное гДП делени частоты с нечетным коэффициентом делени при сохранении скважности выходных сигналов типа еандр, содержащее регистр, логические элементы ИЛИ-НЕ, НЕ i .
Недостатком этого устройства вл етс его конструктивна сложность, котора обуславливаетс применением дл достижени высокого быстродействи значительного количества разр дов сдвигающего регистра, особенно при больших коэффициентах делени .
Наиболее близким по технической сущности к изобретению вл етс делитель
частоты следовани импульсов, содержащий инверторы, вход первого из которых соединен с входной шиной и первым вхогдом первого элемента И, второй вход которого соединен с единичным выходом триггера и входом второго инвертора, выход которого соединен с первым входом второго элемента И, второй вход которого соединен с выходом первого инвертора, а выходы обоих элементов И
10 соединены с входами элемента ИЛИ, выход которого соединен со счетным входом счетчика импульсов, обнул ющий вход которого соединен с выходом дешифратора , а разр дные выходы - с со15 ответствующими входами дешифратгора, выход которого соединен с входом триггера 2 .
Недостаток известного устройства 20 низкое быстродействие.
Claims (2)
- Цель изобретени - повышение быстродействи при сохранении скважности входных сигналов типа меандр. с этой целью в делитель частоты следовани импульсов, с нечетным коэф ({ циентом делени ,содержащий счетчик импульсов и два элемента И, первый вход первого из который: соединен с единичным выходом триггера, введен формирователь одиночных импульсов, синхронизирующий вход которого соединен со счетным входом счетчика импульсов и входной шиной, а рыход с обнул ющим входом счетчика импульсов и первым входом триггера, второй вход которого подключен к выходу первого элемента И, а нулевой выход - к первом входу второго элемента И, второй вход которого соединен с выходом счетчика импульсов и вторым входом первого элвг мента И, а выход - с .управл ющим входом формировател одиночных импульсов На фиг. 1 дана структурна схема устройства; на фиг. 2 - временные диаграммы , по сн ющие его работу. Делитель частоты следовани импульсов содержит: счетчик 1 импульсов, эЛе менты 2 и 3 И, формирователь 4 одиночных импульсов, триггер 5. , Делитель частоты работает следующим образом. Пусть триггер 5 находитс , в исходном положении (нулевом). Тогда на выходе счетчика 1 после поступлени на его вход К импульсов (К - коэффициент делени счетчика 1) по вл етс импульс переполнени (фиг. 2а) (2 )j оторый через открытый сигналом с нулевого выхода триггера 5 элемент 3 вызывает по управл ющему входу срабатывание формировател 4. На выходе формировател 4, синхронизуемого вход . ной импульсной последовательностью, по вл етс (К 1)-й инвертированный импульс () (фиг. 28), устанавливающий триггер 5 в единичное состо ние . Этим же импульсом удерживаетс в нулевом состо нии счетч1{к 1 от срабатьюани на ( К + 1)-й входной импуль что обусловлено более поздЬим окончанием сигнала на выходе формировател 4 . по сравнению с окончанием (К +1)-го входного импульса. При последующем поступлении на вход устройства еще К импульсов на выходе счетчика 1 сформируетс второй за дакл пересчета импульс, который через откры тый к этому времени сигналдм с единич ног о выхода триггера 5 элемент 2 вычЭовет изменение состо ни триггера т. е. переход его, в нулевое состо ние. 9 64 Цикл работы устройства с этого момента повтор етс . На единичном выходе триггера 5, вл ющемс выход ом устройства, по вл ютс сигналы со скважностью,равной двум, Т, е. с сохранением скважности входных сигналов типа меандр. Устройство не нуждаетс в дополнительном сбросе в исходное состо ние триггера 5 и счетчика 1 дл получени устойчивой работы с заданным коэффициентом делени . Вне зависимости от исходного состо ни триггера 5 исчет-чика 1, как следует из описани работы и временных диаграмм, при подаче входной импульсной последовательности реализуетс шпсл работы делител длительностью 2К + 1 периода входной частоты. В данном делителе частоты не происходит коммутации входного сигнала выходным . В предельном случае при максимальной величине входной частоты и суммарных задержках в счетчике 1, триггера 5, элементах И 2 и 3, соизмеримых с длительностью входных импульсов, сбоев в работе устройства не происходит, т. к. все элементы работают последовательно во времени. Следовательно, нет необходимости использовать логические элементы или другие узлы делител частоты с быстродействием, превьпиаюшим быстродействие остальных звеньев устройства . Таким образом, данное устройство вл етс устройством с более высоким быстродействием. Формула изобретени Делитель частоты следовани импульсов с нечетным коэффициентом делени , содержащий счетчик импульсов и два элемента И, первый вход первого, из которых соединен с единичным выходом триггера , отлич.ающийс тем, что, с целью повьппени быстродействи при сохранении скважности входных сигналов типа меандр, в него введен фор.мирователь одиночных импульсов, син ровизирующий вход которого соединен с счетным входом счетчика импульсов и входной шиной, а выход - с обнул ющим входом счетчика импульсов и первым входом, триггера, второй вход которого подключен к выходу первого элемента И, а нулевой выход - к первому входу второго элемента И, второй вход которого соединен с выходом счетчика импульсов ивторым входом первого эпе1«гента И, а выход - с управл ющим входом формировател одиночных импульсов. Источники информации, прин тые во внимание при экспертизе. 1. Патент США № 3943379, кл. Н ОЗ К 23/00, 1976.:-
- 2. Патент США № 3967205,. 5 кл. Н 03 К 21/06, 21/36, 1976.Фиг. 1
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802981678A SU930686A1 (ru) | 1980-09-19 | 1980-09-19 | Делитель частоты следовани импульсов с нечетным коэффициентом делени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802981678A SU930686A1 (ru) | 1980-09-19 | 1980-09-19 | Делитель частоты следовани импульсов с нечетным коэффициентом делени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU930686A1 true SU930686A1 (ru) | 1982-05-23 |
Family
ID=20917606
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802981678A SU930686A1 (ru) | 1980-09-19 | 1980-09-19 | Делитель частоты следовани импульсов с нечетным коэффициентом делени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU930686A1 (ru) |
-
1980
- 1980-09-19 SU SU802981678A patent/SU930686A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4041403A (en) | Divide-by-N/2 frequency division arrangement | |
SU930686A1 (ru) | Делитель частоты следовани импульсов с нечетным коэффициентом делени | |
SU585608A1 (ru) | Делитель частоты | |
SU767972A1 (ru) | Счетчик по модулю три | |
SU1320907A1 (ru) | Устройство формировани тестовых сигналов дл коротковолновых радиотрактов | |
SU894862A1 (ru) | Формирователь многофазного сигнала | |
SU855977A1 (ru) | Устройство дл задержки пр моугольных импульсов | |
SU696622A1 (ru) | Устройство синхронизации | |
SU978355A1 (ru) | Делитель частоты следовани импульсов на 2п-1 | |
SU1160550A1 (ru) | Формирователь одиночного импульса | |
SU684710A1 (ru) | Фазоимпульсный преобразователь | |
SU530463A1 (ru) | Преобразователь частоты с переменным коэффициентом преобразовани | |
SU583436A1 (ru) | Устройство дл проверки схем сравнени | |
SU839068A1 (ru) | Делитель частоты следовани импуль-COB C КОэффициЕНТАМи дЕлЕНи | |
SU1622926A2 (ru) | Формирователь временных интервалов | |
SU606140A1 (ru) | Цифровой частотомер | |
SU1285581A2 (ru) | Устройство дл синхронизации импульсов | |
RU2110144C1 (ru) | Устройство синхронизации | |
SU1197068A1 (ru) | Управл ема лини задержки | |
SU542336A1 (ru) | Генератор импульсов | |
SU580647A1 (ru) | Делитель частоты с дробным коэффициентом делени | |
SU1264338A1 (ru) | Делитель частоты следовани импульсов | |
SU864582A1 (ru) | Устройство дл фазировани синхронных источников импульсов | |
SU1427370A1 (ru) | Сигнатурный анализатор | |
SU463978A1 (ru) | Многоканальный дискретный коррел тор |