SU978355A1 - Делитель частоты следовани импульсов на 2п-1 - Google Patents
Делитель частоты следовани импульсов на 2п-1 Download PDFInfo
- Publication number
- SU978355A1 SU978355A1 SU813242631A SU3242631A SU978355A1 SU 978355 A1 SU978355 A1 SU 978355A1 SU 813242631 A SU813242631 A SU 813242631A SU 3242631 A SU3242631 A SU 3242631A SU 978355 A1 SU978355 A1 SU 978355A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- pulse
- bus
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
(5) ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ НА Изобретение относитс к импульсной технике и может найти применение, в системах синхронизации аппаратуры цифровой магнитной записи, в частности в устройствах записи сигналов сервоинформации. „ Известен делитель частоты следовани импульсов с нечетным коэффициентом делени , включающий в себ счетчики импульсов и логические вентили 1. Однако известный делитель частоты имеет сложную структуру и скважность его выходных сигналов не равна двум. Наиболее близким по технической сущности к предлагаемому вл етс делитель частоты следовани импульсов, содержащий счетчик импульсов, вход которого соединен с выходом первого элемента И, а выход - с первый входом элемента ИЛ1, второй вход которого со единен с выходом элемента И, а выход с входом триггера, первый выход ког торого соединен с первым входом второ го элемента И, второй вход которого соединен с первым входом первого элемента И и входной шиной, при этом второй выход триггера соединен с вторым входом первого элемента И 2}. Недостаток известного устройства заключаетс в том, что оно не позвол ет получить выходные импульсы со скважностью, равной двум. Цель изобретени - получение выходных импульсов со скважностью, равной двум, при одновременном упрощении уст ройства. С этой целью в делителе частоты следовани импульсов на , содержащем п-разр дный счетчик импульсов, выход VTTO разр да которого соединен с первым в.чодом элемента ИЛИ, второй вход которого соединен с выходом элемента И, первый вход которого соединен с выходом триггера, а второй вход - с входной шиной, счетный вход разр дного счетчика импульсов соединен с входной шиной, обнул ющий вход 3 с выходом элемента ИЛИ, а тальных (и-1 разр дов вующими входами элемента И, выход ко торого соединен с первым,входом триг гера, второй вход которого соединен с первым входом элемента ИЛИ, На фиг. 1 представлена структурна электрическа схема устройства; на фиг. 2 - временные диаграммы, по сн ющие его работу. Устройство содержит элемент ИЛИ 1 триггер 2, И-разр дный двоичный счет чик 3 импульсов, элемент И , входную шину 5, выходную шину 6. Устройство работает следующим образом . Пусть в исходно1М состо нии перед приходом первого входного импульса на шину 5 (фмг. 2а триггер 2 сброшен ( единичный уровень на инверс ном выходе, фиг. 2ж},(и-1) младших разр дов счетчика (фиг. 26, в) имеют единичное состо ние, а И -и разр д ( фиг. 2 г) - нулевое. На выходе элемента И k при этом присутствует нулевой уровень, так как логический ну в это врем действует на шине 5 (пау за между импульсами). Уровень логического нул обеспечиваетс и на выходе элемента ИЛИ 1, так как на ее обои;с входах присутствуют логические ну;2И. Пришедший первый импульс вызывает по вление единичного уровн (фиг. выходе элемента И 4 изза совпадени единичных уровней на его входах. При этом триггер 2 переходит в противоположное состо ние (логический нуль на инверсном выходе , фиг. 2ж), и из-за несовпадени единиц на входах эле 1ента И ( формирование единичного импульса на его выходе прекращаетс . Длительность этого импульса (фиг. 2 д) равна сумме задержек срабатывани триггера 2 и элемента И к Этот же импульс проходит через элемент ИЛИ 1 (фиг.2е и сбрасывает счетчик 3( логические нули на всех его выходах). Таким образом , по фронту первого входного им лульса начинаетс формирование отрицательной полуволны напр жени на выходе. При (1юрмированйи отрицательной полуволны элемент И А не работает, так как нулевой уровень с шины 6 пре п тствует режиму совпадени на его входах. Счетчик 3 подсчитывает отрицательные перепады входных сигналов до тох пор, пока на выходе старшего 9783554 выходы ос- разр да не по витс единичный уровень, с соответст- При этом триггер 2 возвращаетс в исходное состо ние с единичным уровнем на инверсном выходе, в исходное сброшенное состо ние возвращаетс и счотчик 3, так как на выходе элемента ИЛИ 1 по вл етс импульс сброса .(фиг. 2е. Длительность отрицательной полуволны выходного напр жени при этом составл ет (фиг. 2ж) ).,, (.г период входного сйгнала; - продолжительность полоиительной полуволны, Э дл случа , показанного на фиг. 2 t 3),-i:;,-, ЗТ -т хДалее формируетс положительна полуволна выходного напр жени . Ее продолжительность складываетс из времени, необходимого дл приведени (И--1) младших разр дов счетчика 3 в единичное состо ние, и продолк ительности паузы между входными импульсами Трх Только после этого элементом И 4 Фиксируетс совпадение единичных уровней на всех его входах и возникающий на его выходе единичный импульс вновь переводит управл ющий триггер 2 в состо ние с нулевым уровнем на инверсном выходе,а также, пройд Через элемент ИЛИ 1, вновь сбрасывает счетчик 3. Таким образом, продолжительность положительной полуволны составл ет --()T, а период 11Ш одного сигнала согласно (1) и( с учетом равенства бх вхТ&х вых-Ч ь,.,х:- - хСкважность вы ходных сигналов, определ ема отношением ewx , точно равна двум. Предлагаемый делитель частоты вы-, годно отличаетс от прототипа более простой конструкцией и имеет скважность выходных сигналов, равную двум формула изобретени Делитель частоты следовани импульсов на , содержащий ц-разр дный счетчик импульсов, выход и-го разр да которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом элемента И, первый вход которого соединен с выходом триггера, а второй вход - с входной шиной, отличающийс тем, что, с целью получени выходных импульсов со скважностью, равной двум, при одновременном упрощении устройст-«О ва, счетный вход yi-разр дного счетчика импульсов соединен с входной шиной , обнул ющий вход - с выходом эле9783 56 мента ИЛИ, а выходы остальных(и -1) разр дов - с соответствующими входами элемента И, выход которого соединен с первым входом триггера, второй вход которого соединен с первым входом элемента ИЛИ. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР .. .„„ , W it10560, кл. Н 03 К 23/00, 1971. 2. Авторское свидетельство СССР по за вке № 299 579/18-21 , кл. Н 03 К 23/00, 1980.
Г 2 3 4 5 - 1ЛГ1л ги1пл
J
6
г .
1
JL
Я
. f ffi ff 7 гигп гш
Claims (1)
- формула изобретенияДелитель частоты следования импульсов на 2и-1, содержащий У)-разряд55 ный счетчик импульсов, выход и-го разряда которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом элемента И, первый вход которого соединен с выхо- 5 дом триггера, а второй вход - с входной шиной, отличающийся тем, что, с целью получения выходных импульсов со скважностью, равной двум, при одновременном упрощении устройст-Ю ва, счетный вход yi -разрядного счетчика импульсов соединен с входной шиной, обнуляющий вход - с выходом эле6 мента ИЛИ, а выходы остальных(и -1) разрядов - с соответствующими входами элемента И, выход которого соединен с первым входом триггера, второй вход которого соединен с первым входом элемента ИЛИ.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813242631A SU978355A1 (ru) | 1981-02-03 | 1981-02-03 | Делитель частоты следовани импульсов на 2п-1 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813242631A SU978355A1 (ru) | 1981-02-03 | 1981-02-03 | Делитель частоты следовани импульсов на 2п-1 |
Publications (1)
Publication Number | Publication Date |
---|---|
SU978355A1 true SU978355A1 (ru) | 1982-11-30 |
Family
ID=20941120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813242631A SU978355A1 (ru) | 1981-02-03 | 1981-02-03 | Делитель частоты следовани импульсов на 2п-1 |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU978355A1 (ru) |
-
1981
- 1981-02-03 SU SU813242631A patent/SU978355A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4041403A (en) | Divide-by-N/2 frequency division arrangement | |
US4160154A (en) | High speed multiple event timer | |
SU978355A1 (ru) | Делитель частоты следовани импульсов на 2п-1 | |
US4164712A (en) | Continuous counting system | |
SU875608A1 (ru) | Устройство программируемой задержки импульсов | |
SU733096A1 (ru) | Селектор импульсов по длительности | |
SU839068A1 (ru) | Делитель частоты следовани импуль-COB C КОэффициЕНТАМи дЕлЕНи | |
SU930686A1 (ru) | Делитель частоты следовани импульсов с нечетным коэффициентом делени | |
SU993460A1 (ru) | Пересчетное устройство | |
SU1457160A1 (ru) | Управл емый делитель частоты | |
SU711673A1 (ru) | Селектор импульсной последовательности | |
SU839066A1 (ru) | Делитель частоты следовани иМпульСОВ | |
SU744622A1 (ru) | Устройство дл определени отклонени частоты импульсной последовательности от заданной | |
SU615609A1 (ru) | Счетчик-умножитель | |
SU781801A1 (ru) | Формирователь импульсов,сдвинутых во времени | |
SU1420648A1 (ru) | Формирователь импульсных последовательностей | |
SU1056438A1 (ru) | Устройство дл формировани последовательности импульсов | |
SU1669079A1 (ru) | Управл емый делитель частоты следовани импульсов | |
SU1195431A1 (ru) | Устройство длф формировани серий импульсов | |
SU999166A1 (ru) | Управл емый делитель частоты следовани импульсов | |
SU1182667A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU583436A1 (ru) | Устройство дл проверки схем сравнени | |
SU970669A1 (ru) | Селектор импульсов по длительности | |
SU756632A1 (ru) | Преобразователь двоичного кода во временной интервал 1 | |
SU860317A1 (ru) | Резервированный счетчик импульсов |