SU1420648A1 - Формирователь импульсных последовательностей - Google Patents

Abstract

Изобретение может быть использовано в приборах автоматики, в частности дл  формировани  точных временных интервалов с помощью импульсных последовательностей. Формирователь содержит генератор 1 импульсов , счетчик 2 импульсов, блок 3 сравнени  кодов, программный блок 4, элемент И 8 и триггеры 9 и 10. Введение элемента 7 задержки и образование новых функциональных св зей повышает быстродействие устройства , т.е. позвол ет формировать как различные временные интервалы в соответствии с программой, так и равные временные интервалы без участи  программного блока. 2 ил.

Description

«

(Л

4

о

05

4;

00

фуг.7

Изобретение относитс  к импульсной технике и может быть использовано в приборах автоматики, измерительной техники, в частности дл  формировани  точных временных интервалов с помощью импульсных последовательностей.

Цель изобретени  - повышение быстродействи  устройства.

На фиг. 1 изображена блок-схема формировател  импульсных последовательностей; на фиг. 2 - временные диаграммы, по сн ющие его работу.

Формирователь импульсных последовательностей содержит последовательно соединенные генератор 1 импульсов, счетчик 2 импульсов, блок 3 сравнени  кодов, программный блок 4, включающий регистр 5 пам ти и блок 6 управлени , и последовательно соединенные элемент 7 задержки, элемент И 8, первый триггер 9, второй триггер 10, выходную щину 11.

Устройство имеет возможность работать в двух режимах. Первый режим - формирование импульсных последовательностей с произвольными временными интервалами между импульсами, что требует циклического обращени  к программному блоку дл  формировани  необходимых выходных кодов, второй режим - формирование импульсных последовательностей с равными временными интервалами между импульсами, что требует однократного обращени  к программному блоку дл  формировани  выходного кода.

Во втором режиме устройство работает следующим образом.

Перед началом работы триггеры 9 и 10 устанавливаютс  в нулевое состо ние. Блок б управлени  формирует выходной код, который записываетс  в регистр 5 пам ти. Младшие N-1 разр ды кода определ ют значени  временного интервала, а N-ый разр д кода, который определ ет режим работы устройства (фиг. 2г), установлеп в единичное состо ние.

Выходные импульсы генератора опорных импульсов 1 (фиг. 2 е) поступают на счетный вход счетчика импульсов 2. При совпадении кодов счетчика 2 импульсов и регистра 5 пам ти на выходе блока 3 сравнени  по вл етс  импульс. Блок 3 сравнени  при больщой разр дности входных кодов содержит больщое количество логических элементов. В этом случае возникает возможность по влени  ложных импульсов («врезок ) на его выходе (фиг. 2а). Выходной сигнал блока 3 поступает на вход элемента задержки 7, где он задерживаетс  на врем  At, превышающее длительность «врезок (фиг. 2 б).

Сигналы с выхода блока 3 (фиг. 2а) и выхода элемента 7 задержки логически умножаютс  элементом И 8 (фиг. 2в). Таким образом , на выходе элемента И 8, а также и на выходной щине 11 устройства ложные им

пульсы («врезки) отселектированы. Выходной сигнал элемента И 8 (фиг. 2 в) поступает также на С-вход триггера 9 и передним фронтом записывает «1 (фиг. 2 г) в этот

триггер (фиг. 2 д). По очередному импульсу с выхода генератора 1 ( фиг. 2 е) «1 с выхода триггер 9 записываетс  в триггер 10, на инверсном выходе которого по вл етс  состо ние «О (фиг. 2 ж).

Сигнал с инверсного выхода триггера 10

обнул ет триггер 9. Это состо ние «О следующим импульсом генератора 1 записываетс  в триггер 10 и восстанавливает единичное состо ние инверсного выхода этого триггера. Таким образом, на инверсном выходе триггера 10 формируетс  импульс обнулени , жестко засинхронизированный по времени и длительности сигналом генератора 1. Сформированный сигнал обнулени  обеспечивает надежный сброс счетчика 2 и.м- пульсов. Выходной сигнал формировател 

импульсных последовательностей внутри устройства поступает также на вход программного блока 4. Счетчик 2 импульсов после обнулени  начинает снова подсчет входных импульсов , т.е. начинаетс  формирование следующего временного интервала. В этом режиме блоком 6 осуществл етс  подсчет количества сформированных временных интервалов без изменени  содержимого регистра 5.

Включение первого режима работы производитс  программным блоком 4 путем записи в N-ый разр д регистра 5 пам ти состо ни  (фиг. 2 г). Формирование сигнала равенства кодов на выходе блока 3 производитс  аналогично второму режиму . Аналогично производитс  формирование выходного сигнала элемента И 8 (фиг. 2 и). Этот сигнал поступает на С-вход триггера 9. Так как на D-входе триггера 9 состо ние «О (фиг. 2 г) и он находитс  в нулевом состо нии, то его переключени  не

, происходит. Таким образом, формирование импульса принудительного обнулени  счетчика 2 не производитс . Сигнал с выхода устройства поступает на вход программного блока 4. При этом блок 6 управлени  формирует новое значение кода и заносит его в регистр 5 пам ти. Начинаетс  формирование нового временного интервала.

Таким образом, данное устройство позвол ет формировать как различные временные интервалы в соответствии с программой

(режим 1), так и равные временные интервалы без участи  программного блока, что обеспечивает большее быстродействие устройства в этом режиме (режим 2).

Claims (1)

1. Формула изобретени 

   Формирователь импульсных последовательностей , содержащий программный блок, выходы которого соединены с первыми входами блока сравнени  кодов, выход которого через элемент И подключен к С-входу первого триггера, а вторые входы блока сравнени , кодов соединены с выходами счетчика импульсов, счетный вход которого подключен к выходу генератора импульсов и С-входу второго триггера, выход которого соединен с входом сброса счетчика импульсов , отличающийс  тем, что, с целью повыа

   k I1

   ППППППППП nnt

   ж

   шени  быстродействи , в него введен элемент задержки, вход и выход которого соединены соответственно с первым и вторым входами элемента И, выход которого подключен к входу программного блока, дополнительный выход которого соединен с дом первого триггера, выход и которого подключены соответственно к D-входу и выходу второго триггера.

   k I1

   г

   k

   J

   t

   фи .е.2