SU1709310A1

SU1709310A1 - Умножитель частоты

Info

Publication number: SU1709310A1
Application number: SU894769273A
Authority: SU
Inventors: Юрий Николаевич Цыбин
Original assignee: Предприятие П/Я А-3724
Priority date: 1989-12-12
Filing date: 1989-12-12
Publication date: 1992-01-30

Abstract

Изобретение относитс к области автоматики и вычислительной технике и м.б. использовано дл быстрого преобразовани частота-код. Цель изобретени - повышение надежности при зашумленном входном сигнале. Поставленна цель достигаетс путем формировани защитного интервала времени с использованием дл этого оборудовани собственно умножител частоты с минимальным введением новых элементов - триггера и элемента И. Устройство содержит делитель частоты, управл емый делитель частоты, вход тактовой частоты, счетчик, регистр, выход, шину потенциала логической единицы, триггер, элемент И, информационный вход. 1 ил.

Description

Изобретение относитс к области автоматики и вычислительной техники и может быть использовано в системах с зашумленным сигналом дл быстрого преобразовани частота-код.

.Целью изобретени вл етс повышение надежности работы умножител частоты в услови х зашумленного входного сигнала.,

Достижение поставленной цели обеспечиваетс путем формировани защитного временного интервала с использованием средств умножител частоты с минимальным введением дополнительных элементов .

На чертеже представлена структурна схема устройства.

Устройство содержит делитель 1 частоты , управл емый делитель 2 частрты, вход 3 тактовой частоты, счетчик 4, регистр 5, выход 6, шину 7 потенциала логической единицы , триггер 8. элемент И 9. информационный вход 10. Информационные входы делител 1 частоты и управл емого делитеп 2 частоты соединены с входом 3 тактовой частрты . Выход делител 1 частоты соединен со счетным входом счетчика 4. разр дные выходы которого соединены соответственно с информационными входами 5. разр дные выходы которого соединены соответственно с управл ющими входами управл емого делител 2 частоты, выход которого соединен с выходом 6 умножител частоты. Шина 7 Потенциала логической единицы соединена с информационным входом триггера 8, пр мой выход которого соединен с первым входом элемента И 9, второй вход которого соединен с информационным входом 10 умножител частоты. Выход элемента И 9 соедь1нен с входами установки в ноль делител 1 частоты, счетчика 4, входом разрешени записи регистра 5 и входом установки в ноль триггера 8, i-й разр дный выход делитео 1 частоты (где i 1, 2. З.....П) соединен с входом установки в единицу триггера 8.

Работа устройства осуществл етс следующим образом, Входной сигнал на информационном входе 10 в виде узких импульсов (синхронных с импульсами тактовой частоты на входе 3 тактовой частоты) имеет шумовую составл ющую, синхронную с тактовыми импульсами. В случае асинхронного сигнала необходимо использовать средства синхронизации его импульсами с входа 3 тактовой частоты. Предположим, на выходе триггера 8 - логическа 1. Первый импульс из пачки входных импульсов (с шумом) с информационного входа 10 устройства поступит через элемент И 9 на вход разрешени записи регистра 5. Вследствии этого число, содержащее к этому времени в счетчике 4, по переднему фронту импульса перепишетс в регистр 5, а делитель 1 частоты и счетчик 4 установ тс в исходное состо ние (нулевое) через некоторое врем , определ емое временем распространени сигнала через элементы . По заднему фронту (спаду) этого импульса триггер 8 примет состо ние логического нул по выходу и запретит прохождение последующих шумовых импульсов пачки с информационного входа 10 устройства , после чего в счетчике 4 формируетс код NJ периода Tj входного сигнала с дискретизацией его на частоте ip, fo/K, где fo частота сигнала на входе 3 тактовой частоты , К - коэффициент умножени частоты, равный коэффициенту делени частоты fo делителем 1 частоты. На 1-м разр дном выходе делител 1 частоты через врем Тз от импульса с выхода элемента И 9 формируетс импульс, который устанавливает триггер 8 в состо ние 1. При этом величина хз определ етс априорно с учетом известного диапазона временной флуктуации (шумов ) входькзго сигнала, т.е, его дисперсией. Дл этого импульс, определ ющий ta вз т с любого необходимого разр да 1 делител 1 частоты (вообще можно и со счетчика 4). Таким образом, очередной первый импульс из следующей пачки с информационного входа 10 устройства поступит через элемент И 9 на входы обнулени делител 1 частоты, счетчика 4 и вход разрешени записи регистра 5 и снова на триггер 8, который оп ть запретит на защитный интервал времени ta прохождение последующих импульсов данной пачки. В регистр 5 запишетс очередное значение NJ+I, которое считываетс управл емым делителем 2 частоты. Величина периода сигнала на выходе 6 определ етс коэффициентом пересчета управл емого делител 2 частоты согласно выражению Твых Nj/fo, Далее процесс повтор етс периодически , Устройство реализуемо при 1ш ta и отсутствии перекрыти смежных пачек импульсов входного сигнала, где 1ш априорно известное врем наличи шумовых импульсов в пачке (максимальное шумовое врем ).

Положительным эффектом вл етс повышение надежности при зашумленном входном сигнале, обеспечиваемое предупреж ,цением записи ложного кода по импульсам шума в регистр 5. Это достигаетс формированием защитного интервала времени от первого импульса в пачке шума с использованием элементов делител 1 частоты . Дополнительные затраты составл ют триггер и элемент И.

Фор му ла изобретени Умножитель частоты, содержащий делитель частоты, счетчик, регистр, управл емый делитель частоты, информационный вход, вход тактовой частоты и выход, причем ,информационные входы делител частоты и управл емого делител частоты соединены с входом тактовой частоты, выход делител частоты соединен со счетным входом счетчика , разр дные выходы которого соединены соответственно с информационными входами регистра, разр дные выходы которого соединены соответственно с управл ющими входами управл емого де71ител частоты, выход которого вл етс выходом умножител частоты, отличающ и и с тем, что, с целью повышени надежности работы умножител частоты в услови х зашумленного входного сигнала, в него введены триггер, элемент И и шина потенциала логической единицы, соединенна с информационн ,ым входом триггера, пр мой выход которого соединен с первым входом элемента И, второй вход которого соединен с информационным входом умножител частоты , выход элемента И соединен с входами установки в ноль триггера, делител частоты , счетчика и с входом разрешени записи регистра, 1-й разр дный выход делител частоты (где, , 2, 3п) соединен с входом

установки в единицу триггера.

10

Claims

Фор м‘у ла изобретения

Умножитель частоты, содержащий делитель частоты, счетчик, регистр, управляемый делитель частоты, информационный вход, вход тактовой частоты и выход, причем информационные входы делителя частоты и управляемого делителя частоты соединены с входом тактовой частоты, выход делителя частоты соединен со счетным входом счетчика, разрядные выходы которого соединены соответственно с информационными входами регистра, разрядные выходы которого соединены соответственно с управляющими входами управляемого делителя частоты, выход которого является выходом умножителя частоты, отличающ и й с я тем, что, с целью повышения надежности работы умножителя частоты в условиях зашумленного входного сигнала, в него введены триггер, элемент И и шина потенциала логической единицы, соединенная с информационном входом триггера, прямой выход которого соединен с первым входом элемента И, второй вход которого соединен с информационным входом умножителя частоты, выход элемента И соединен с входами установки в ноль триггера, делителя частоты, счетчика и с входом разрешения записи регистра, i-й разрядный выход делителя частоты (где, 1=1,2, 3.....п) соединен с входом установки в единицу триггера.