SU1444738A1

SU1444738A1 - Таймер

Info

Publication number: SU1444738A1
Application number: SU874241995A
Authority: SU
Inventors: Владимир Петрович Лачугин; Александр Юрьевич Веревкин; Илья Петрович Галабурда; Петр Викторович Ильин; Дмитрий Юрьевич Могилко
Original assignee: Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского
Priority date: 1987-05-08
Filing date: 1987-05-08
Publication date: 1988-12-15

Abstract

Изобретение относитс к области автоматики и вычислительной техники и может быть использовано в управл ющих вычислительных машинах и системах. Отличительной особенностью таймера вл етс то, что микросекундные интервалы отсчитываютс с большей частотой, чем милли- секундные. Целью изобретени вл етс увеличение быстродействи . Поставленна цель достигаетс введением в блок 5 управлени элемента И 10, элемента 11 запрета, счетчика 13, триггера 14, селектора 15, элемента 17 задержки и св зей блока 5 управлени с блоками 1, 2 пам ти. 1 ил.

Description

4: 4:

СО

СХ)

Изобретение относитс к автоматике и вычислительной технике и может быть использовано в управл ющих вычислительных машинах и системах.

Целью изобретени вл етс увеличение быстродействи .

На чертеже показан таймер.

Таймер содержит блоки 1 и 2 пам ти, счетчик 3, мультиплексор 4, блок 5 управлени , группу 6 выходов временного интервала , группу 7 тактовых входов, выход 8 окончани отсчета временного интервала.

Блок 5 управлени содержит элемент 9 задержки, элемент И 10, элемент 11 запрета , счетчики 12 и 13, триггер 14, селектор 15, задающий генератор 16, элементы

17и 18 задержки.

Таймер работает следующим образом.

В исходном состо нии в блок 1 пам ти занесены кодь длительностей временных интервалов , подлежащих отсчету, а в блок 2 пам ти - коды частоты, с которой будет выполн тьс отсчет. При этом микросекундные интервалы занесены в чейки с 0-й до К-й. Счетчик 12 блока 5 управлени обнулен, а в счетчике 13 блока 5 установлен адрес (К+1)-й чейки, начина с которой в блоке 1 пам ти помещены миллисекундные и секундные интервалы времени (цепи начальной записи не показаны ). Триггер 14 блока 5 находитс н единичном состо нии, сигнал с выхода которого открывает элемент И 10 а также разрешает выдачу через селектор 15 адреса со счетчика 12 блока 5.

С приходом первого импульса от генератора 16 происходит следующее. По переднему фронту данного импульса происходит чтение содержимого 0-й чейки блока 1 пам ти. Сигналом, задержанным элементом

18задержки, производитс запись считанного слова в счетчик 3. Признак микросекундной частоты отсчета, считанный с блока 2 пам ти, разрешает прохождение на счетный вход счетчика 3 синхроимпульсов микросекундного импульса. Если такой импульс имеетс на одном из входов группы 7 таймера, то произойдет прибавление единицы к содержимому счетчика 3.

Сигналом, задержанным элементом 9 задержки , произойдет запись содержимого счетчика 3 по старому адресу, т. е. в 0-ю чейку блока 1 пам ти сигнала. Задержанным элементом 17 задержки через открытый элемент И 10 содержимое счетчика 12 блока 5 управлени будет увеличено на единицу, т. е. будет сформирован адрес следующей чейки блока 1 пам ти .

Аналогичные действи повтор ютс в таймере с чейками по К-ю, причем адрес К-й чейки соответствует полному заполнению счетчика 12. После записи нового содержимого в К-ю чейку блока 1 происходит переполнение счетчика 12,сигнал с выхода переполнени устанавливает в нулевое состо ние триггер 14, что приводит к закрытию элемента И 10 и открытию элемента запрета 11, а также к разрешению

выдачи адреса через селектор 15 со счетчика 13.

Поскольку в счетчике 13 установлен адрес (К+1)-й чейки, то по переднему фронту следующего импульса от генератора 16 произойдет чтение содержимого (К+О й

чейки блока 1, далее - запись считанного слова в счетчик 3. Из блока 2 пам ти в мультиплексор 4 поступит признак соответствующей частоты. При наличии на входе 7 таймера сигнала данной частоты

произойдет прибавление единицы к содержимому счетчика 3, после чего новое содержимое счетчика 3 будет записано по старому адресу, т. е. в {К+1)-ю чейку блока 1 пам ти.

Сигналом задержанным элементом 17 задержки через открытый элемент запрета 11 в счетчике 13 будет сформирован адрес (К+2)-й чейки. Этим же сигналом с выхода элемента 11 триггер 14 будет вновь установлен в единичное состо ние.

Вновь будут просмотрены чейки с 0-й по К-ю, после чего будет просмотрена (К4-2)- чейка и т. д. Сигналом переполнени в счетчике 13 вновь будет установлен адрес (К+1)-й чейки.

В дальнейщем работа таймера повтор етс .

При окончании отсчета некоторого временного интервала на выходе 8 таймера по вл етс сигнал переполнени счетчика 3, а на группе 6 выходов - адрес окончившегос интервала.

Claims

Формула изобретени

Таймер, содержащий мультиплексор, счетчик , два блока пам ти и блок управлени , причем группа информационных входов мультиплексора вл етс группой такто- йых входов таймера, группа выходов первого блока пам ти соединена с группой управл ющих входов мультиплексора, выход которого соединен со счетным входом счетчика , выход переполнени которого вл етс выходом окончани отсчета временного интервала таймера, группа выходов Bi;oporo блока пам ти соединена с группой информационных входов счетчика, группа выходов разр дов счетчика соединена с группой

информационных входов второго блока пам ти , причем блок управлени содержит первый счетчик, задающий генератор, выход которого соединен с входом первого элемента задержки, выход которого соединен с входом второго элемента задержки,

отличающийс тем, что, с дслью повышени быстродействи , выход задающего генератора соединен с входом разрешени чтени первого плока пам ти и с ЕХОДОМ

разрешени чтени второго блока пам ти, выход первого элемента задержки соединен с входом разрешени записи счетчика таймера, причем в блок управлени -.ведены третий элемент задержки, элемент И, элемент запрета, второй счетчик, триггер и селектор, выход задающего генератора соединен с входом третьего элемента задержки , выход которого соединен с первым входом элемента И и с информационным входом элемента запрета, управл юший вход которого соединен с выходом триггера, с вторым входом элемента И и с управл ю- ш,им входом селектора, группа выходов которого соединена с группой адресных

входов первого и второго блоков пам ти и вл етс группой выходов временного интервала триггера, выход элемента И соединен со счетным входом первого счетчика, группа выходов которого соединена с первой группой информационных входов селектора , втора группа информационных входов которого соединена с группой -выходов разр дов второго счетчика, счетный вход которого соединен с выходом элемента запрета и с единичным входом триггера, нулевой вход которого соединен с выходом переполнени первого счетчика, выход второго элемента задержки соединен с входом записи второго блока пам ти.