SU1310822A1 - Устройство дл определени старшего значащего разр да - Google Patents
Устройство дл определени старшего значащего разр да Download PDFInfo
- Publication number
- SU1310822A1 SU1310822A1 SU864029751A SU4029751A SU1310822A1 SU 1310822 A1 SU1310822 A1 SU 1310822A1 SU 864029751 A SU864029751 A SU 864029751A SU 4029751 A SU4029751 A SU 4029751A SU 1310822 A1 SU1310822 A1 SU 1310822A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- group
- output
- inputs
- code
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Изобретение относитс к области вычислительной техники, а именно к устройствам дл определени f7f,.r старших значащих разр дов, и предназначено дл использовани в цифровых вычислительных устройствах, а также в устройствах приема и передачи информации . Цель изобретени - расширение области применени за счет фиксации двоичного кода номера старшего нул , подсчета числа единиц и нулей в) входном коде и сохранени результатов работы устройства после окончани действи .входного кода. Устройство содержит группу элементов И 7, три элемента И 3, 9.и 10, элемент ИЛИ 8, три счетчика 5, 13 и 14, три дешифратора 6, 11 и 12, группу регистров 16, генератор 1 импульсов, триггер 2 и элемент задержки 4. 1 ил.§ (Л с
Description
Изобретение относитс к автоматике и вычислительной технике, а именно к устройствам дл определени старших значащих разр дов, и предназначено дп использовани в цифровых вычислительных устройствах, а также в устройствах приема и передачи информации ,
Цель изобретени - расширение области применени устройства за счет фиксации двоичного кода номера старшего нул , подсчета числа единиц и нулей во входном коде и сохранени результатов работы устройства после окончани действи входного кода,
На чертеже представлена структурна схема устройства.
Устройство содержит генератор 1 импульсов, триггер 2, элемент И 3,
задержки А и тов И 9 и 10
fO
15
на первые входы элеме
До момента прихода т тового имт1ульса происходит процесс установлени истинных сигналов на вторых входах элементов И 9 и 10, При этом единичный код, записанный в счетчике 5, обеспечивает формиро ние на первом выходе дешифратора 6 единичный сигнал, который разрешае прохождение с входа 17 устройства рез элемент И 7 старшего разр да входного кода. Если этот разр д р вен 1, то единичный сигнал форми руетс на пр мом выходе элемента И 8, т,е, отпираетс по второму вход элемент И 10, если он равен О, т единичный сигнал устанавливаетс н инверсном выходе элемента ИЛИ 8, т отпираетс по второму входу элемен
элемент задержки 4, счетчик 5, дешиф- 20 и 9, Таким образом, при равенстве
ратор 6, группу элементов И 7, элемент ИЛИ 8, элемент И 9, элемент И 10, дешифраторы 11 и 12, счетчики 13 и 14, группу элементов ИЛИ 15, группу регистров .16, входы 17 разр дов входного кода устройства, вход 10 запуска устройства, -выход 19 Конец работы устройства, группу информационных выходов 20 устройства, групп кодовых выходов 21 устройства, группу кодовых выходов 22 устройства.
Устройство работает следующим образом .
Исходное состо ние устройства . устанавливаетс при подаче на вход 18 запуска устройства положительного импульса, который сбрасьшает в нулевое состо ние триггер 2, счетчики 13 и 14 и устанавливает единичный код 00 ,,, 01 в счетчике 5, Состо ние регистров 16 группы произвольное На входы 17 устройства подан анализируемый двоичный код, I
Работа устройства начинаетс после окончани импульса на входе 18 устройства. По заднему фронту очередного положительного тактового импульса на выходе генератора 1 происходит установка триггера 2 по его тактовому входу (на информационный вход триггера 2 посто нно подаетс единичный сигнал)J что отпирает элемент И 3 по пр мому входу (по инверсному входу элемент И 3 открыт нулевым сигналом с последнего выхода де1иифрато- ра 6) и тем самым разрешает поступление следующего тактового импульса через элемент.И 3 на вход элемента
задержки А и тов И 9 и 10
5
на первые входы элеменДо момента прихода тактового имт1ульса происходит процесс установлени истинных сигналов на вторых входах элементов И 9 и 10, При этом единичный код, записанный в счетчике 5, обеспечивает формирование на первом выходе дешифратора 6 единичный сигнал, который разрешает прохождение с входа 17 устройства через элемент И 7 старшего разр да входного кода. Если этот разр д ра- . вен 1, то единичный сигнал формируетс на пр мом выходе элемента ИЛИ 8, т,е, отпираетс по второму входу элемент И 10, если он равен О, то единичный сигнал устанавливаетс на инверсном выходе элемента ИЛИ 8, т.е. отпираетс по второму входу элемент
5
0
единиц разр да входного кода тактовый импульс проходит через элемент И 10 и поступает на управл юш 1й вход дешифратора 11, на нулевом выходе которого формируетс импульс положительной пол рности, через первый элемент ИЛИ 15 разрешаюгций запись в пер- вый регистр 16 кода с выходов счетчика 5, в результате чего в первом регистре 16 фиксируетс двоичньй код номера старшей единицы входного кода. При нулевом состо нии старшего разр да входного кода тактовый импульс проходит через элемент И.9 и посту- 5 пает на управл юш 1й вход дешифратора 12, на нулевом выходе которого возникает положительный импульс, который через последний элемент ИЛИ
15разрешает запись в последний ре- 0 гистр 16 кода с выхода счетчика 5,
в результате чего в последнем регистре 16 фиксируетс двоичный код
номера старшего нул входного кода,
t
5 После окончани тактового импульса (по его заднему фронту) происходит увеличение на единицу содержимого счетчика 13 (когда анализируемьй разр д входного кода 1) или счетчика 14 в противном случае, а также счетчика 5, но с небольшой задержкой , св занной с прохождением тактового импульса через элемент задержки 4, Использование элемента задержки 4 позвол ет обеспечить сн тие единичного сигнала с входа разрешени записи соответствующего регистра
16до того, как начнутс переходные процессы на выходах счетчика 5, и
0
5
,313
тем самым гарантировать надежную работу устройств а.
Переключение счетчика 5 в состо ние 00 ... 010 вызывает формирование на втором выходе дешифратора 6 единичного сигнала, который разрешает прохождение с второго входа 17 устройства через второй элемент И 7 второго разр да входного кода. Если он 1, то отпираетс по второму входу элемент И 10, если 2, то открываетс по второму входу элемент И 9.
Новый такт работы устройства начинаетс с формировани на выходе генератора 1 очередного тактового импульса,, причем устройство работает аналогично указанному.
Работа устройства заканчиваетс после анализа последнего разр да входного кода, за которым следует увеличение содержимого счетчика 5 до следующего числа и соответствующее переключение дешифратора 6, в результате чего единичный сигнал формируетс на последнем выходе дешифратора 6, вл ющимс выходом 19 Конец работы устройства, и одновременно запирает элемент И 3 по его инверсному входу, прекраща тактирование устрой- ства. Результаты работы устройства зафиксированы в регистрах 16 группы и в счетчиках 13-и 14: в первом регистре 16 (на первой группе выходов 20 устройства) фиксируетс двоичный код номера старшей единицы входного кода, во втором регистре 16 (на второй группе выходов 20 устройства) - двоичный код номера следующей по пор дку единицы и т.д.; в последнем регистре 16 (на последней группе выходов 20 устройства) фиксируетс двоичный код номера старшего нул входного кода, в предпоследнем регистре 16 - двоичный код номера следующего по пор дку нул и т.д.; в счетчике 13 (на группе выходов 21 устройства) фиксируетс код числа единиц во входном коде, а в счетчике 14 (на группе выходов 22 устройства) - двоичный код числа нулей во входном коде.
г
Claims (1)
- Формула изобретениУст ройство дл определени . старшего значащего разр да, содержащее группу элементов И, первый элемент И и элемент ИЛИ, отличающее- с тем, что, с целью расширени08224области применени за счет фиксации двоичного кода номера старшег-о нул , подсчета числа единиц и нулей во входном коде и сохранени результатов с работы устройства после окончани действи входного кода, устройство содержит три счетчика, три дешифратора , второй и третий элементы И, группу регистров, генератор импульсов, 0 триггер и элемент задержки,.причем вход запуска устройства соединен с входом установки в l первого счетчика и входами сброса второго и третьего счетчиков и триггера, тактовый J5 вход которого соединен с выходом генератора импульсов и первым пр мым входом первого элемента И, второй пр мой и инверсный входы которого соединены соответственно с выходом 0 Триггера и выходом Конец работы устройства, соединенным с первым выходом первого дешифратора, остальные выходы которого соединены соответственно с первыми входами одноименных 5 элементов И группы, вторые входы которых вл ютс входами одноименных разр дов входного кода устройства, выходы элементов И группы соединены с входами элемента ИЛИ, пр мой и ин- 0 версный выходы которого соединены с первыми входами соответственно второго и третьего элементов И, вторые входы которых соединены с выходом первого элемента И и входом элемента 5 задержки, выход которого соединен с счетным входом первого счетчика, группа выходов которого соединена с группой входов первого дешифратора и с группами информационных входов 0 всех регистров группы, группа выходов каждого из которых вл етс соответствующей группой информационных выходов устройства выход второго элемента И соединен с управл ющим 5 входом второго дешифратора и со счетным входом второго счетчика, группа выходов которого вл етс первой группой кодовых выходов устройства и соединена с груп- 0 пой входов второго дешифратора, каждый i-й выход которого (, 1, ..., п-1, п - число разр дов входного кода) соединен с первым входом (i+l)-ro элемента ИЛИ группы, выход 5 третьего элемента И соединен с управл ющим входом третьего дешифратора и со счетным входом третьего счетчика, группа выходов которого вл етс второй группой кодовых вы5 13108226ходов устройства и соединена с труп-ИЛИ группы, выход каждого элементапой входов третьего дешифратора,ИЛИ группы соединен с тактовым вхокаждый i-й выход которот о соединендом одноименного регистра грус вторым входом (n-i)-ro элементаппы.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864029751A SU1310822A1 (ru) | 1986-02-26 | 1986-02-26 | Устройство дл определени старшего значащего разр да |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864029751A SU1310822A1 (ru) | 1986-02-26 | 1986-02-26 | Устройство дл определени старшего значащего разр да |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1310822A1 true SU1310822A1 (ru) | 1987-05-15 |
Family
ID=21223642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864029751A SU1310822A1 (ru) | 1986-02-26 | 1986-02-26 | Устройство дл определени старшего значащего разр да |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1310822A1 (ru) |
-
1986
- 1986-02-26 SU SU864029751A patent/SU1310822A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 898432, кл. G 06 F , 1978. Авторское свидетельство СССР № 1164707, кл, G 06 F 9/46, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1310822A1 (ru) | Устройство дл определени старшего значащего разр да | |
SU1174919A1 (ru) | Устройство дл сравнени чисел | |
SU1285605A1 (ru) | Кодовый преобразователь | |
RU2047272C1 (ru) | Реверсивный двоичный счетчик | |
SU1264206A1 (ru) | Устройство коммутации дл систем многоканального контрол и управлени | |
SU1689948A1 (ru) | Генератор случайных чисел | |
SU1397936A2 (ru) | Устройство дл перебора сочетаний | |
SU1037258A1 (ru) | Устройство дл определени количества единиц в двоичном коде | |
SU1075255A1 (ru) | Преобразователь параллельного двоичного кода в число-импульсный код | |
SU1734095A1 (ru) | Устройство дл контрол последовательности прохождени сигналов | |
SU999042A1 (ru) | Устройство дл сравнени чисел с допуском | |
SU1571584A1 (ru) | Устройство переменного приоритета | |
SU1591010A1 (ru) | Цифровой интегратор | |
SU1707761A1 (ru) | 2К-разр дный счетчик в коде Гре | |
SU1200272A1 (ru) | Устройство дл ввода информации | |
SU1319028A1 (ru) | Цифровой умножитель частоты следовани импульсов | |
SU1591025A1 (ru) | Устройство для управления выборкой блоков памяти | |
SU1605244A1 (ru) | Устройство дл сопр жени источника и приемника информации | |
SU1300459A1 (ru) | Устройство дл сортировки чисел | |
SU1606972A1 (ru) | Устройство дл сортировки информации | |
SU1727200A1 (ru) | Устройство дл преобразовани последовательного кода в параллельный | |
SU1434431A2 (ru) | Устройство дл организации очереди | |
SU1168948A1 (ru) | Устройство дл обнаружени ошибок в параллельном @ -разр дном коде | |
SU1278889A1 (ru) | Устройство дл определени медианы | |
SU1709293A2 (ru) | Устройство дл ввода информации |