SU1075255A1 - Преобразователь параллельного двоичного кода в число-импульсный код - Google Patents

Преобразователь параллельного двоичного кода в число-импульсный код Download PDF

Info

Publication number
SU1075255A1
SU1075255A1 SU823508129A SU3508129A SU1075255A1 SU 1075255 A1 SU1075255 A1 SU 1075255A1 SU 823508129 A SU823508129 A SU 823508129A SU 3508129 A SU3508129 A SU 3508129A SU 1075255 A1 SU1075255 A1 SU 1075255A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
register
code
inputs
Prior art date
Application number
SU823508129A
Other languages
English (en)
Inventor
Анатолий Иванович Ламанов
Original Assignee
Предприятие П/Я Г-4287
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4287 filed Critical Предприятие П/Я Г-4287
Priority to SU823508129A priority Critical patent/SU1075255A1/ru
Application granted granted Critical
Publication of SU1075255A1 publication Critical patent/SU1075255A1/ru

Links

Landscapes

  • Dc Digital Transmission (AREA)

Description

Изобретение относитс  к автоматике и вычислительной технике и мо:: ет быть использовано дл  задани  количества импульсов, управл кицих работой шагового двигател .
Известен преобразователь двоичного кода в число-импульсный код, содержащий регистр, счетчик, параллельные входы которого соединены с входными шинаЕ ш, входами регистра и входами элемента ИЛИ, выход которого соединен с входом элемента задержки, первый выход которого соединен с первым входом первого элемента И, выход которого Соединен с. одним из входов элемента ИЛИ и с выхо дной-шиной,. выход элемента ИЛИ соединен с нулевым входом триггера, и второй элемент Н 1.
Однако данный преобразователь обладает низкой надежностью, поскольку в нем происход т искажени  выходной информации в случае изменени  входного кода в моменты времени , когда процесс преобразовани  предыдущей кодовой комбинации не закончен.
Наиболее близким-к изобретению по технической сущности  вл етс  преобразователь параллельного двоичного кода в число-импульсный код,, содержащий регистр, первые выходы которого соединены с вxoдa и данных счетчика, счетный вход которого соединен с выходом элемента И и выходом устройства, а выход соединен с первым входом триггера, элемент ИЛИ, выход которого соединен с вторым входом триггера, выход которого подключен к первому входу элемента И С23.
Недостатком этого преобразовател   вл етс  низка  достоверность преобразовани  параллельного двоичного кода в .число-импульсный код, поскольку в случае изменени  двоичного кода .в момент, когда процесс преобразовани  предыдущей кодовой комбинации не закончен, происходит искажение выходной последовательности . .
Цель изобретени  - повышение достоверности преобразовани .
В преОбраэрватель параллельного двоичного кода в число-импульсный код, содержащий регистр, первые выходы которого соединены с входами данных счет.чика, счетный вход которого соединен с выходом элемента И и выходом устройства, а выход соединен с первым входом триггера/, элемент ИЛИ, выход которого соединен с вторым входом триггера, выход которого подключен к первому входу элемента И, введены дифференцирующие цепочки и тактовый генератор , .выход которого подключен к
первому входу регистра и второму входу элементаИ, причем входы дифференцирующих цепочек подключены к первым и вторым выходам регистра соответственно , а выходы соединены с входами элемента ИЛИ, выход которого соединен с входом записи счетчика , вторые входам регистра соединены с входными шинами.
На чертеже показана структурна  схема устройства.
Преобразователь параллельного двоичного кода в число-импульсный код содержит регистр 1, входами подключенный к входным шинам, такто5 вый генератор 2, выход которого соединен с первым входом регистра и с входом элем&нта И 3, пр мые и инверсные выходы регистра 1 соединены с входами дифференцирующих
0 цепочек 4, выходы которых соединены с входами элемента ИЛИ 5, входы данных счетчика б соединены с пр мыми выходами регистра 1,,а выход счетчика 6 - с первым входом триггера,
5 второй вход триггера 7 соединен с выходом элемен а ИЛИ 5 и входом записи счетчика 6. Выход триггера 7 соединен с входом элемента И 3, выход которого соединен с выходной
0 шиной 8 (выходом) устройства и со съемным входом счетчика б.
Устройство работает следующим образом.
Двоичное число с входа поступает
5 по параллельным шинам на вход регистра 1. По заднему фронту синхроимпульса с тактового генератора 2 информаци  заноситс  в регистр 1. Если в одном или нескольких разр „ дах регистра 1 информаци  мен етс  на противоположную (нуль на единицу или наоборот), то на выходе соответствующей дифференцирующей цепоч.- ; ки 4 вырабатываетс  импульс, который через элемент ИЛИ 5 заносит в счетчик б двоичный код, хран щийс  в регистре 1, и устанавливает триггер 7 в состо ние О. Сигнал с выхода триггера 7 разрешает прохождание импульсов с генератора 2 через
0 элемент И 3 на выход 8 устройства и на счетный вход счетчика б.
В момент установки счетчика б в нулевое состо ние на его выходе вырабатываетс  импульс, который ус5 танавливает в состо ние 1 триггер 7. Прекращаетс  прохождение импульсов через элемент И 3, и устройст- во приходит в исходное состо ние. Если в момент, когда процесс пре0 образовани  кодовой комбинации не закончен, на вход поступает новое двоичное число, измен ющее состо ние одного или нескольких разр дов , регистра 1, то на выходе соответст
5 вуквдей дифференцирующей цепочки 4
по вл етс  импульс, измен ющий состо ние счетчика 6 в соответствии с новым состо нием регистра 1. Предыдущее преобразование прекращаетс , и начинаетс  новый цикл преобразовани .
Период следовани  импульсов на выходе 8 устройства задаетс  частотой тактового генератора 2.
Таким образом, в предлагаемом устройстве повьпааетс  достоверность результата преобразовани  двоичного iкода в число-импульсный код, поскольку в нем исключаютс  возможные.искажени  выходной последовательности импульсов при изменени х входного кода во врем  преобразовани  предыдущей входной кодовой комбинации.

Claims (1)

  1. ПРЕОБРАЗОВАТЕЛЬ ПАРАЛЛЕЛЬНОГО ДВОИЧНОГО КОДА В ЧИСЛО-ИМПУЛЬСНЫЙ,-КОД, содержащий регистр, первые выходы которого соединены с входами данных счетчика, счетный вход которого соединен' с выходом элемента И и выходом устройства, а выход - соединен с первым входом триггера, элемент ИЛИ, выход которого соединен с вторым входом триггера, выход которого подключен к первому входу элемента И, отличающийся тем, что, с целью повышения достоверности преобразования, в него введены дифференцирующие цепочки . и тактовый генератор·, выход которого подключен к первому входу регистра и второму входу элемента И, причем входы дифференцирующих цепочек подключены к первым и вторым выходам регистра соответственно, а выходы соединены с входами элемента ИЛИ, выход которого соединен а с входом записи счетчика, вторые bxo-S ды регистра соединены с входными шинами.
    SU ,1075255
SU823508129A 1982-11-02 1982-11-02 Преобразователь параллельного двоичного кода в число-импульсный код SU1075255A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823508129A SU1075255A1 (ru) 1982-11-02 1982-11-02 Преобразователь параллельного двоичного кода в число-импульсный код

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823508129A SU1075255A1 (ru) 1982-11-02 1982-11-02 Преобразователь параллельного двоичного кода в число-импульсный код

Publications (1)

Publication Number Publication Date
SU1075255A1 true SU1075255A1 (ru) 1984-02-23

Family

ID=21034549

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823508129A SU1075255A1 (ru) 1982-11-02 1982-11-02 Преобразователь параллельного двоичного кода в число-импульсный код

Country Status (1)

Country Link
SU (1) SU1075255A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство .343264, кл. G Об F 5/04, опублик. 22.06.72. 2. Авгорское свидетельство СССР 549802, кл. G 06 F 5704, опублик. 05.03.77, *

Similar Documents

Publication Publication Date Title
SU1075255A1 (ru) Преобразователь параллельного двоичного кода в число-импульсный код
SU1310822A1 (ru) Устройство дл определени старшего значащего разр да
SU363207A1 (ru)
SU1174919A1 (ru) Устройство дл сравнени чисел
SU395989A1 (ru) Накапливающий двоичный счетчик
SU951382A1 (ru) Устройство дл магнитной записи двоичного кода
RU2047272C1 (ru) Реверсивный двоичный счетчик
SU1283976A1 (ru) Преобразователь кода в период повторени импульсов
SU1541650A1 (ru) Устройство дл сокращени избыточности информации
SU1647903A2 (ru) Преобразователь кода в период повторени импульсов
SU1545326A1 (ru) Дешифратор врем -импульсных кодов
SU1325700A1 (ru) Преобразователь перемещени в код
SU758498A1 (ru) Формирователь длительности импульсов
SU1397936A2 (ru) Устройство дл перебора сочетаний
SU1474853A1 (ru) Устройство преобразовани параллельного кода в последовательный
SU913367A1 (ru) Устройство для сравнения двоичных чисел 1
SU1367163A1 (ru) Преобразователь последовательного двоичного кода в число-импульсный код
SU1061128A1 (ru) Устройство дл ввода-вывода информации
SU1322441A1 (ru) Устройство задержки импульсов
SU1187246A1 (ru) Устройство для формирования серий импульсов
SU1658391A1 (ru) Преобразователь последовательного кода в параллельный
SU1439746A1 (ru) Преобразователь информации
SU683016A1 (ru) Преобразователь код-временной интервал
SU1195428A1 (ru) Устройство дл формировани серий импульсов
SU1089597A2 (ru) Формирователь сигналов синхронизации дл устройства считывани информации