SU1571584A1 - Устройство переменного приоритета - Google Patents

Устройство переменного приоритета Download PDF

Info

Publication number
SU1571584A1
SU1571584A1 SU884423133A SU4423133A SU1571584A1 SU 1571584 A1 SU1571584 A1 SU 1571584A1 SU 884423133 A SU884423133 A SU 884423133A SU 4423133 A SU4423133 A SU 4423133A SU 1571584 A1 SU1571584 A1 SU 1571584A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
elements
counter
channel
trigger
Prior art date
Application number
SU884423133A
Other languages
English (en)
Inventor
Валерий Иванович Макаров
Сергей Иванович Штанько
Михаил Валерьевич Курак
Татьяна Павловна Архипова
Original Assignee
Военно-воздушная инженерная Краснознаменная академия им.проф.Н.Е.Жуковского
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Военно-воздушная инженерная Краснознаменная академия им.проф.Н.Е.Жуковского filed Critical Военно-воздушная инженерная Краснознаменная академия им.проф.Н.Е.Жуковского
Priority to SU884423133A priority Critical patent/SU1571584A1/ru
Application granted granted Critical
Publication of SU1571584A1 publication Critical patent/SU1571584A1/ru

Links

Landscapes

  • Bus Control (AREA)

Abstract

Изобретение относитс  к вычислительной технике, в частности к системам прерываний, и может быть использовано в системах обработки информации дл  организации обмена по запросам каналов. Устройство переменного приоритета содержит два триггера, два элемента И, счетчик и каналы, а в каждом канале - дешифратор, элемент задержки, группу элементов И, элементы И и ИЛИ. Повышение достоверности работы устройства достигаетс  за счет определени  номера канала по содержимому Q (Q≥LOG2K), где K - число каналов старших разр дов счетчика, накопившемус  за промежуток времени между посылкой импульса опроса и приходом сигнала от канала, имеющего запрос на прерывание. 1 ил.

Description

Изобретение относитс  к вычислительной технике, в частности к системам прерываний, и может быть использовано в системах обработки информации дл  организации обмена по запросам каналов.
Цель изобретени  - повышение достоверности работы устройства.
На чертеже представлена функциональна  схема предлагаемого устройства (дл  случа  р- 5, g 5 числока- налов равно К).
Устройство содержит вход 1 сброса, вход 2 опроса, элемент ИЗ, триггер 4, выход 5 прерывани , триггер 6, элемент И 7, счетчик 8 двоичный (р + g) - разр дный, выходы 9, каналы 10, кодовые входы 11, вход 12 синхронизации, дешифраторы 13,элементы 14 задержки, элементы И 15, элементы ИЛИ 16, запросные входы 17 каналов , элементы И 18.
Устройство работает следующим образом .
Предварительно триггер 4 обнул етс  сигналом Сброс по входу 1, а на входы 11 каждого канала 10 устанавливаетс  код номера приоритета, который присваиваетс  данному каналу 10. В каждом канале на одном из выходов дешифратора 13 по витс  сигнал, который поступает на один из элементов И 15, подготавлива  его к срабатыванию . Причем в канале с приоритетом 1 сигнал поступает на вход первого элемента И 15, в канале с приоритетом 2 - на вход второго элемента И 15, в канале с приоритетом К - на вход К-го элемента И 15.
На вход 2 опроса подаютс  импульсы опроса с периодом, равным Кб и длительностью 2/F.
Импульс опроса поступает на тре- тий вход элемента ИЗ, на первом и
с
сп j
ел
эо
315
втором входе которого наход тс  единичные сигналы с инверсных выходов триггеров 4 и 6, Элемент И 3 открыт и; сигнал с его выхода установит счетчик 8 в нулевое состо ние. Кроме то- , сигнал с выхода элемента И 3 поступает на S-вход триггера 6, который Через один такт синхронизации частоты F по входу 12 устанавливаетс  в единичное положение. Сигнал с инверсного выхода триггера 6 закрывает лемент И38 а сигнал с пр мого выхода устанавливает р-й разр д счетчи
групп открыты сигналами с выходов дешифраторов 13. Поэтому задержанные в каждом канале на разные промежутки времени импульсы пройдут через соответствующие элементы И 15 групп и через элементы ИЛИ 16 по в тс  на входе элемента И 18 своего канала.
Пусть сигналы запросов на прерывание имеютс  на запросных входах 17 п того и всех последующих каналов (каналов с приоритетом 5, 6,..., К). Тогда элементы И 18 этих каналов открыть; и на S-входе триггера 4 по 
ica в единичное состо ние. Кроме того, витс  сери  импульсов, причем в
этот сигнал подаетс  на R-вход триг гера 6 и через один такт частоты F триггер 6 установитс  в нулевое состо ние до прихода следующего импуль- jca опроса.20
Установка р-го разр да счетчика 8 необходима1 потому, что устройство .рассчитано на правильную регистрацию задержанного импульса, если отклонение момента его прихода от расчет-25 ного значени  б| меньше величины ±Ј/2в Диапазону времени (-Ј/2,Ј/2) соответствуют 2 - 1 состо ни  счетчика . Дл  импульса от канала с первым приоритетом расчетное врем  за- Q держки Ј( 0, а т.к ответный импульс из канала не может прийти рань- , ше подачи импульса опроса {в промежуток времени - Ј/2 до 0), то диапазон погрешности прихода импульса от канала с приоритетом 1.сокращаетс  вдвое и равен (0, Ј/2). Эквивалентное двукратное сокращение диапазона измерени  счетчика достигаетс  установкой р-го разр да счетчика в единичное состо ние.
Импульс опроса поступает также в каждый канал 10 на вход элемента задержки 14. Элемент задержки 14 имеет К выходов. Врем  задержки каждого 5
выхода подобрано таким образом,что расчетное врем  между подачей импульса опроса и его приходом на вход триггера 4 с j-го выхода элемента за- v
35
40
силу специального подбора парамет элементов задержки первый из эти импульсов по витс  в интервале вр ни от 3,5 до 4,5 t (fr(5-l)± Ј /2) Этот импульс устанавливает тригге 4 в единичное состо ние. Нулевой нал с инверсного выхода триггера закроет элемент И 7 и запретит сче чику 8 подсчет импульсов, следующ с частотой F, Единичный сигнал с хода прерывани  5 потребует перех да к подпрограмме обслуживани  за са от канала, номер которого опре л етс  по содержимому g старших р р дов 9 счетчика 8. Параметры схе подобраны таким образом, что кана с приоритетом j, выдавшему запрос на прерывание, соответствует двои код числа j-1, снимаемый с выходо
После перехода по содержимому ходов 9 счетчика 8 к подпрограмм обслуживани  запроса, на вход 1 п етс  сигнал сброса, устанавливающ триггер 4 в нулевое состо ние. Пр формировании очередного импульса роса устройство возобновл ет свою
работу,
(
Выбор параметров элементов уст ройств производитс  исход  из усл вий:
врем  задержки j-ro канала
держки любого канала равно с.
га - о.
В канале с приоритетом один (в канале один) с первого выхода элемента задержки 14 импульс поступает на первый элемент И 15 группы своего канала , в канале два - на второй элемент И 15 группы своего канала, в канале К - на -К-й элемент И 15 группы своего канала, Указанныа элементы И 15
50
55
а) б)
Ъ (J - О
частота синхронизации F 2р/Ј;
в)-число младших разр дов счет ка р 1 + log l/d-K-p/SO г) число старших разр дов счет ка g ,
где К - допустимое количество к лов ; р - точность (в процентах)
используемых элементов держки;
0
5 Q
5
v
5
0
силу специального подбора параметров элементов задержки первый из этих импульсов по витс  в интервале времени от 3,5 до 4,5 t (fr(5-l)± Ј /2). Этот импульс устанавливает триггер 4 в единичное состо ние. Нулевой сигнал с инверсного выхода триггера 4 закроет элемент И 7 и запретит счетчику 8 подсчет импульсов, следующих с частотой F, Единичный сигнал с выхода прерывани  5 потребует перехода к подпрограмме обслуживани  запроса от канала, номер которого определ етс  по содержимому g старших разр дов 9 счетчика 8. Параметры схемы подобраны таким образом, что каналу с приоритетом j, выдавшему запрос на прерывание, соответствует двоичный код числа j-1, снимаемый с выходов 9,
После перехода по содержимому выходов 9 счетчика 8 к подпрограмме обслуживани  запроса, на вход 1 подаетс  сигнал сброса, устанавливающей триггер 4 в нулевое состо ние. При формировании очередного импульса опроса устройство возобновл ет свою
работу,
(
Выбор параметров элементов устройств производитс  исход  из условий:
врем  задержки j-ro канала
0
5
а) б)
Ъ (J - О
частота синхронизации F 2р/Ј;
в)-число младших разр дов счетчика р 1 + log l/d-K-p/SO)); г) число старших разр дов счетчика g ,
где К - допустимое количество каналов ; р - точность (в процентах)
используемых элементов задержки;
временной интервал между по влением импульса на 1-м и (i +1)-м выходах элемента задержки (шаг элемента задержки)„

Claims (1)

  1. Формула изобретени 
    Устройство переменного приоритета , содержащее два триггера, первый и второй элементы И и каналы, а в каждом канале - дешифратор, элемент задержки, группу элементов И, элемент ИЛИ и элемент И, причем вход сброса устройства соединен с входом сброса первого триггера, .пр мой выход которого соединен с выходом прерывани  устройства, вход опроса устройства соединен с первым входом первого элемента И и с входом элемента задержки каждого канала, в каждом канапе кодовый вход канала устройства соединен с входом дешифратора , группа выходов которого соединена с первыми входами соответствующих элементов И группы,, вторые входы которых соединены с соответствующими выходами элемента задержки, выходы элементов И группы соединены с входами элемента ИЛИ, выход которого соединен с первым входом элемента И,
    второй вход которого соединен с вхо- дом запроса канала устройства,выходы элементов И всех каналов устройства объединены через МОНТАЖНОЕ ИЛИ и соединены с входом установки первого триггера, отличающеес  тем, что, с целью повышени  достоверности работы устройства, в него введен счетчик, причем выход первого элемента И соединен с входом сброса счетчика и с входом установки второго триггера, инверсный выход которого соединен с вторым входом первого
    5 элемента И, а пр мой выход - с р-м (где р - число младших разр дов счетчика, + log ( I /(-Кр/50) К - число каналов, л - точность элемента задержки в процентах) уста0 новочным входом счетчика и с входом сброса второго триггера, инверсный выход первого триггера соединен с третьим и первым входами первого и второго элементов И соответственно,
    5 второй вход второго элемента И соединен с синхровходом второго триггера и входом синхронизации устройства, а выход - со счетным входом счетчика , выходы g (g ) старших
    0 разр дов которого  вл ютс  выходами устройства.
SU884423133A 1988-05-10 1988-05-10 Устройство переменного приоритета SU1571584A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884423133A SU1571584A1 (ru) 1988-05-10 1988-05-10 Устройство переменного приоритета

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884423133A SU1571584A1 (ru) 1988-05-10 1988-05-10 Устройство переменного приоритета

Publications (1)

Publication Number Publication Date
SU1571584A1 true SU1571584A1 (ru) 1990-06-15

Family

ID=21374023

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884423133A SU1571584A1 (ru) 1988-05-10 1988-05-10 Устройство переменного приоритета

Country Status (1)

Country Link
SU (1) SU1571584A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 905819, кл. G 06 F 9/46, 1982. Авторское свидетельство СССР №1411747. кл. G 06 F 9/46, 1986. *

Similar Documents

Publication Publication Date Title
SU1571584A1 (ru) Устройство переменного приоритета
SU1310822A1 (ru) Устройство дл определени старшего значащего разр да
SU1179276A1 (ru) Устройство дл контрол параметров
SU1633408A1 (ru) Устройство дл обслуживани запросов с формированием адреса инициатора запроса
SU1418717A1 (ru) Многоканальное устройство приоритета
SU1441402A1 (ru) Устройство дл мажоритарного выбора сигналов
SU1322448A1 (ru) Селектор импульсов по периоду следовани
SU1149241A1 (ru) Устройство дл ввода информации от датчиков
SU1124285A1 (ru) Генератор потоков случайных событий
SU1275762A1 (ru) Делитель частоты следовани импульсов
SU1665357A1 (ru) Устройство алгебраического суммировани частотно-импульсных сигналов
SU1376257A1 (ru) Устройство дл блочной синхронизации цифровой системы передачи
SU1193658A1 (ru) Устройство дл сравнени двоичных чисел
RU1837288C (ru) Устройство динамического приоритета
SU1674157A1 (ru) Статистический анализатор
RU2047272C1 (ru) Реверсивный двоичный счетчик
SU1397936A2 (ru) Устройство дл перебора сочетаний
SU864182A1 (ru) Цифровой измеритель фазового сдвига
SU1495793A1 (ru) Устройство динамического приоритета
RU1775854C (ru) Управл емый делитель частоты следовани импульсов
SU1434431A2 (ru) Устройство дл организации очереди
SU601625A1 (ru) Преобразователь частота -код
SU407376A1 (ru) Адаптивный коммутатор системы тел еизмерен ии
SU1495779A1 (ru) Устройство дл ввода информации
SU1322219A1 (ru) Селектор сигналов проверки времени