SU1168948A1 - Устройство дл обнаружени ошибок в параллельном @ -разр дном коде - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ОШИБОК В ПАРАЛЛЕЛЬНОМ J /-PAЗPЯДHOM КОДЕ, содержащее первый элемент НЕ, элемент ИЛИ, два элемента И, регистр сдвига, каждый разр д которого содержит два триггера и шесть элементов И-НЕ, причем первые входы первого и второго элементов И-НЕ всех разр дов регистра сдвига объединены и  вл ютс  входом сдвига устройства, первые входы третьего и четвертого элементов И-НЕ всех разр дов регистра сдвига объединены и  вл ютс  входом записи устройства, в каждом разр де регистра сдвига выходы первого и третьего элементов И-НЕ соединены соответствующими единичными входами первого триггера, пр мой и инверсный выходы которого соединены соответственно с первыми входами соответственно п того и шестого элементов И-НЕ, выходы которых соединены соответственно с единичным и нулевым входами второго триггера, вторые входы п того и шестого элементов И-НЕ всех разр дов регистра сдвига объединены и через первый элемент НЕ соединены с входом сдвига устройства, в каждом разр де регистра сдвига выход третьего элемента И- НЕ соединен с вторым входом четвертого элемента И-НЕ, вторые входы первого и второго элементов И-НЕ каждого г-го разр да регистра сдвига соединены соответственно с пр мым и инверсным выходами второго триггера (i--l)-ro разр да регистра сдвига (), вторые входы первого и второго элементов И-НЕ первого разр да регистра сдвига соединены с шинами нулевого и единичного потенциалов соответственно , в каждом разр де регистра сдвига выходы второго и четвертого элементов И- НЕ соединены с соответствующими входами первого триггера, вторые входы третьих элементов И-НЕ всех разр дов регистра сдвига образуют группу информационных входов устройства, инверсные выходы вторых триггеров (n-k) младших разр дов регистра сдвига (k - число единичных символов в коде k из п) соединены с входами первого элемента И, выход которого (О соединен с первыми входами второго элемен (Л та И и элемента ИЛИ, выходы которых  вл ютс  соответственно контрольным выходом и выходом конца контрол  устройства, отличающеес  тем, что, с целью уменьшени  оборудовани  устройства, оно содержит группу элементов ИЛИ и второй элемент НЕ, причем инверсный выход второго триггера п-го разр да регистра сдвига соединен с третьим входом второго элемента И-НЕ О5 п-го разр да регистра сдвига и первым входом первого элемента ИЛИ группы, выход сх со каждого /-ГО элемента ИЛИ группы ( 4.К-2) соединен с первым входом (j+l)-ro элемента ИЛИ группы, выход (к-1)-го эле00 мента ИЛИ группы через второй элемент НЕ соединен с вторыми входами второго элемента И и элемента ИЛИ, инверсный выход второго триггера и третий вход второго элемента И-НЕ каждого (п-J)-ro разр да регистра сдвига () соединены соответственно с вторым входом и выходом t-ro элемента ИЛИ группы.

Description

Изобретение относитс  к автоматике и вычислительной технике и может использоватьс  дл  построени  различных устройств обработки дискретной информации. Цель изобретени  - уменьшение оборудовани  устройства. На чертеже изображено устройство дл  обнаружени  ошибок в параллельном л-разр дном коде. Устройство содержит регистр 1 сдвига, первый элемент .И2, группу 3 элементов ИЛИ второй элемент И4, элемент ИЛИ5, выход 6 контрол  устройства, выход 7 конца контрол  устройства, первый элемент НЕ 8, каждый разр д регистра сдвига содержит два триггера 9 и 10 и элементы И-НЕ 11 - 16, группу 17 информационных входов устройства , вход 18 сдвига устройства, вход 19 записи устройства, второй элемент НЕ 20. Реализаци  регистра сдвига может быть произвольной. Дл  работы устройства необходимо, чтобы старшие разр ды регистра сдвига имели аппаратурные средства дл  запрещени  записи информации во врем  сдвига. Устройство дл  обнаружени  ошибок в параллельном /г-разр дном коде работает следуюш.им образом. В исходном состо нии в регистр 1 сдвига записи входной код х...Хп. По мере поступлени  на вход 18 сдвига устройства тактовых импульсов в регистре 1 сдвига происходит сдвиг кода вправо, в сторону п-го разр да. В некоторый момент времени в п-м разр де оказываетс  записан единичный код (единичный потенциал на выходах пр мых плеч триггеров 9 и 10). При этом сигналом с инверсного выхода триггера 9 п-го разр да блокируетс  подача сигналов переноса в п-й разр д из-за по влени  нулевого потенциала на третьем входе элемента И-НЕ 4. При дальнейшем поступлении тактовых импульсов состо ние rt-ro разр да не измен етс  независимо от сигналов на входах переноса . При переходе в единичное состо ние (n-rl)-ro разр да регистра 1 сдвига на всех входах первого элемента ИЛИ группы 3 по вл ютс  нулевые потенциалы, что вызывает нулевой потенциал на его выходе, который поступает на третий вход элемента И-НЕ 14 (п-1)-го разр да, блокиру  прохождение сигналов переноса. При дальнейшем поступлении тактовых импульсов состо ние (п-1)-го разр да не измен етс . Работа продолжаетс  таким образом либо до момента обнулени  (п-k) младших разр дов регистра 1 сдвига, что фиксируетс  по влением единичного потенциала на выходе элемента И2, либо до момента перехода в единичное состо ние старших k разр дов регистра 1 сдвига, что вызывает по вление единичного потенциала на выходе второго элемента НЕ 20. Работа устройства заканчиваетс  в момент по влени  единичного потенциала на выходе 7 устройства. Результат снимаетс  с выхода 6 контрол  устройства, если во входном коде число единиц меньше k, то в момент окончани  цикла работы на выходе элемента НЕ 20, соединенном с входами элементов И 4 и ИЛИ 5, остаетс  нулевой потенциал, так как не все старшие k разр ды регистра 1 сдвига -наход тс  в единичном состо нии, а на выходе элемента И2 по вл етс  единичный потенциал. Это вызывает единичный потенциал на выходе элемента ИЛИ 5 и нулевой потенциал на выходе элемента И4. Если во входном коде число единиц больше, чем /г, то вмомент окончани  цикла работы на выходе элемента НЕ 20 по вл етс  единичный потенциал, а на выходе элемента И2 остаетс  нулевой потенциал , что вызывает единичный потенциал на выходе элемента ИЛИ5 и нулевой потенциал на выходе элемента И4. Если во входном коде содержитс  k единиц, то в момент окончани  цикла работы устройства на выходе элемента НЕ20 и на выходе элемента И2 по вл ютс  единичные потенциалы, что вызывает единичные потенциалы на выходах элементов И4 и ИЛИ5. Таким образом, единичный потенциал на выходе 6 контрол  устройства по вл етс  только в том случае, когда во входном коде содержитс  ровно k единичных потенциалов . Результат контрол  должен считыватьс  с выхода 6 контрол  устройства в течение интервала времени до прихода следуюшего тактового импульса на вход 18 сдвига устройства , либо сигналом с выхода элемента ИЛИ5 должна осуществл тьс  блокировка подачи тактовых импульсов. После окончани  цикла работы устройства и считывани  результата дл  возобновлени  работы в регистр 1 сдвига необходимо записать входной код.

Claims (1)

1. УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ОШИБОК В ПАРАЛЛЕЛЬНОМ ^-РАЗРЯДНОМ КОДЕ, содержащее первый элемент НЕ, элемент ИЛИ, два элемента И, регистр сдвига, каждый разряд которого содержит два триггера и шесть элементов И—НЕ, причем первые входы первого и второго элементов И—НЕ всех разрядов регистра сдвига объединены и являются входом сдвига устройства, первые входы третьего и четвертого элементов И—НЕ всех разрядов регистра сдвига объединены и являются входом записи устройства, в каждом разряде регистра сдвига выходы первого и третьего элементов И—НЕ соединены соответствующими единичными входами первого триггера, прямой и инверсный выходы которого соединены соответственно с первыми входами соответственно пятого и шестого элементов И—НЕ, выходы которых соединены соответственно с единичным и нулевым входами второго триггера, вторые входы пятого и шестого элементов И—НЕ всех разрядов регистра сдвига объединены и через первый элемент НЕ соединены с входом сдвига устройства, в каждом разряде регистра сдвига выход третьего элемента И— НЕ соединен с вторым входом четвертого элемента И—НЕ, вторые входы первого и второго элементов И—НЕ каждого /-го разряда регистра сдвига соединены соответственно с прямым и инверсным выходами второго триггера (/—1)-го разряда регистра сдвига (2^t^n), вторые входы первого и второго элементов И—НЕ первого разряда регистра сдвига соединены с шинами нулевого и единичного потенциалов соответственно, в каждом разряде регистра сдвига выходы второго и четвертого элементов И— НЕ соединены с соответствующими входами первого триггера, вторые входы третьих элементов И—НЕ всех разрядов регистра сдвига образуют группу информационных входов устройства, инверсные выходы вторых триггеров (n—k) младших разрядов регистра сдвига (k — число единичных символов в коде k из п) соединены с входами первого элемента И, выход которого соединен с первыми входами второго элемента И и элемента ИЛИ, выходы которых являются соответственно контрольным выходом и выходом конца контроля устройства, отличающееся тем, что, с целью уменьшения оборудования устройства, оно содержит группу элементов ИЛИ и второй элемент НЕ, причем инверсный выход второго триггера п-го разряда регистра сдвига соединен с третьим входом второго элемента И—НЕ ζι-го разряда регистра сдвига и первым входом первого элемента ИЛИ группы, выход каждого /-го элемента ИЛИ группы (1^/^ 4.К—2) соединен с первым входом (j+l)-ro элемента ИЛИ группы, выход (к—1)-го элемента ИЛИ группы через второй элемент НЕ соединен с вторыми входами второго элемента И и элемента ИЛИ, инверсный выход второго триггера и третий вход второго элемента И-НЕ каждого (п—К)-го разряда регистра сдвига (l«f«K— 1) соединены соответственно с вторым входом и выходом £-го элемента ИЛИ группы.

   I 168948