SU1309028A1 - Устройство дл обнаружени ошибок в коде " @ из @ - Google Patents

Устройство дл обнаружени ошибок в коде " @ из @ Download PDF

Info

Publication number
SU1309028A1
SU1309028A1 SU853990966A SU3990966A SU1309028A1 SU 1309028 A1 SU1309028 A1 SU 1309028A1 SU 853990966 A SU853990966 A SU 853990966A SU 3990966 A SU3990966 A SU 3990966A SU 1309028 A1 SU1309028 A1 SU 1309028A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
inputs
register
output
shift
Prior art date
Application number
SU853990966A
Other languages
English (en)
Inventor
Виктор Николаевич Горшков
Original Assignee
Пушкинское высшее училище радиоэлектроники противовоздушной обороны
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Пушкинское высшее училище радиоэлектроники противовоздушной обороны filed Critical Пушкинское высшее училище радиоэлектроники противовоздушной обороны
Priority to SU853990966A priority Critical patent/SU1309028A1/ru
Application granted granted Critical
Publication of SU1309028A1 publication Critical patent/SU1309028A1/ru

Links

Landscapes

  • Detection And Correction Of Errors (AREA)

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  обеспечени  контрол  информации в кодах k из п. Целью изобретени   вл етс  повьшение быстродействи  устройства. Устройство содержит регистр Г сдвига, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 2, регистр 3 пам ти, элементы И 4 и 5, элемент ИЛИ 6, вход 7 записи, тактовый вход 8,информационные входы 9, вход 10 сброса, выход 11 ошибки и выход 12 окончани  контрол  устройства. 2 ил. f/г (Л

Description

7 -
Т1 Т
тт т
±J
А
Т1 Т
ff
Фиг.1
Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  контрол  информации в кодах k иэ п.
Цель изобретени  - повышение быст- родействи  устройства.
На фиг. 1 приведена схема устройства; на фиг. 2 - схема регистра пам ти.
Устройство содержит регистр 1 сдвига, элемент ИСКЛЮЧАЩЕЕ ИЛИ 2, регистр 3 пам ти, первый 4 и второй 5 элементы И, элемент ИЛИ 6, вход 7
записи, тактовый вход 8, информационные входы 9, вход 10 сброса, выход 11 ошибки, выход 12 окончани  контрол  устройства.
Регистр 3 пам ти содержит k-2 блока 13, каждый иэ которых содержит триггер 14, элементы И 15 и 16.
Устройство работает следукицим образом,
В исходном состо нии регистр 3 пам ти и регистр 1 сдвига сброшены, На вход 7 записи регистра 1 сдвига подаетс  сигнал записи, при этом в регистр 1 записываетс  код с входов 9 устройства. По окончании сигналг записи на тактовый вход 8 устройства  вл ющийс  входом сдвига регистра 1 сдвига, подаютс  тактовые импульсы. При подаче тактового импульса код в регистре 1 сдвига сдвигаетс  на один разр д вправо. При по влении единичного потенциала на выходе последнего п-го разр да регистр 1 сдвига он записываетс  в первьш разр д регистра 3 пам ти, при этом разрешаетс  запись кода в его второй разр д При по влении единичного потенциала на выходе (n-l)-ro разр да регистра 1 сдвига он записываетс  во второй разрАд регистра 3, при этом разрешаетс  запись кода в его третий разр д и т.д. Если единичный потенциал по вл етс  сразу на нескольких очередных выходах регистра 1 сдвига, то он записываетс  сразу во все соответствующие разр ды регистра 3 пам ти , при этом разрешаетс  запись кода в его очередной разр д.
Устройство функционирует аналогично до по влени  единичного потенциала на выходе элемента ИСКЛЮЧАЩЕЕ ИЛИ 2 или на выходе первого элемента И 4, или на том и другом вместе. Один или два единичных потенциала, поступа   на входы элемента ИЛИ 6, вызывают погп
 вление на его выходе единичного потенциала , свидетельствующего об окончании цикла контрол . Выходом 11 ошибки устройства  вл етс  выход второго элемента И 5. Единичньй потенциал на его выходе по вл етс  только в том, случае,,когда на обоих входах имеютс  единичные потенциалы, т.е. единичные потенциалы имеютс  на выходе эле- мента ИСКЛЮЧАЩЕЕ ИЛИ 2, выходе регистра 3 пам ти и выходе (n-k 4 2)-ro разр да регистра 1. Единичный потенциал по вл етс  на выходе элемента ИСКПЮЧАЩЕЕ ИЛИ 2 только при наличии на одном из пр мьпс выходов первых (n-k+1)-x разр дов регистра 1 сдвига одной 1. Единичньй потенциал на выходе регистра 3 пам ти по вл етс  только в том случае, когде на все его входы последовательно от 1 до (k-2)-го поступают единичные потенциалы .
Таким образом, единичньй потен- циал на обоих входах второго элемента И 5 имеетс  только в том случае, если младшие (n-k+2) разр ды регистра 1 сдвига содержат 1, на входы регистра 3 пам ти при этом поступает ровно (k-2) единичных потенциалов (и записываетс  в него),а в (n-k+2)-M разр де регистра 1 сдвига - код 1. Это имеет место лишь в том случае, когда в коде, записанном в регистр 1 сдвига, имеетс  ровно k единиц. После окончани  цикла работы устройства и считывани  информации дл  возобновлени  его работы необходимо сбросить регистр 3 пам ти.

Claims (1)

  1. Формула изобретени 
    Устройство дл  обнаружени  ошибок в коде k из п, содержащее регистр
    сдвига, входы параллельной записи которого  вл ютс  информационньми входами устройства, вход сдвига - тактовым входом устройства, вход записи - входом записи устройства, выходы старших (k-2)-x разр дов сдвига соединены с входами записи соответст- вутощих разр дов регистра пам ти,вьгх од (n-k+2)-ro разр да регистра сдвига соединен с первым входом первого элемента И, второй вход которого соединен с выходом последнего разр да регистра пам ти, вход сброса которого  вл етс  входом сброса устройства, второй элемент И и элемент ИЛИ, первые и
    31
    вторые входы которых соответственно объединены, а выходы  вл ютс  соответственно выходом обнаружени  ошибки и вьйсодом окончани  контрол  устройства , отличающеес , тем, что, с целью повышени  быстро - действи , в него введен элемент ИСКПЮЧАЮПЩЕ ИЛИ, ВХОДЫ которого подСоставитель Н.Бочарова Редактор Н.Тупица Техред В.Кадар Корректор Г.Решетник
    Заказ 1799/43 Тираж 673 Подписное ВНИЖИ Государственного комитета СССР
    по делам изобретений и открытий 113035, Москва, Ж-35, Разплска  наб,, д. 4/5
    Производственно-полиграфическое предпри тие, г.Ужгород, ул. Проектна , 4
    3090284
    ключены к выходам соответствующих младших Cn-k+1)-x разр дов регистра сдвига, а выход подключен к объединенным первым входам элемента ИЛИ и второго элемента И, выход первого элемента И подключен к объединенным вторым входам второго элемента И и элемента ИЛИ.
    f3-2 i/J-/
    фиг. 2
    Т
SU853990966A 1985-12-12 1985-12-12 Устройство дл обнаружени ошибок в коде " @ из @ SU1309028A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853990966A SU1309028A1 (ru) 1985-12-12 1985-12-12 Устройство дл обнаружени ошибок в коде " @ из @

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853990966A SU1309028A1 (ru) 1985-12-12 1985-12-12 Устройство дл обнаружени ошибок в коде " @ из @

Publications (1)

Publication Number Publication Date
SU1309028A1 true SU1309028A1 (ru) 1987-05-07

Family

ID=21210350

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853990966A SU1309028A1 (ru) 1985-12-12 1985-12-12 Устройство дл обнаружени ошибок в коде " @ из @

Country Status (1)

Country Link
SU (1) SU1309028A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1096151, кл. G 06 F 11/08, 1984. *

Similar Documents

Publication Publication Date Title
SU1309028A1 (ru) Устройство дл обнаружени ошибок в коде " @ из @
SU1487050A1 (ru) Устройство доя контроля переходов
SU1096651A1 (ru) Устройство дл обнаружени ошибок в параллельном @ -разр дном коде
SU494745A1 (ru) Устройство дл синтеза многотактной схемы
SU1265860A1 (ru) Запоминающее устройство с самоконтролем
SU696543A1 (ru) Запоминающее устройство
SU1325482A2 (ru) Устройство дл обнаружени ошибок в параллельном п-разр дном коде
SU1282107A1 (ru) Устройство дл ввода информации
SU1383324A1 (ru) Устройство дл задержки цифровой информации
SU1709293A2 (ru) Устройство дл ввода информации
SU1494007A1 (ru) Устройство адресации пам ти
SU1168948A1 (ru) Устройство дл обнаружени ошибок в параллельном @ -разр дном коде
SU1562950A1 (ru) Устройство дл приема информации
SU1658190A1 (ru) Устройство дл контрол монотонно измен ющегос кода
SU1388956A1 (ru) Блок задержки цифровой информации с самоконтролем
SU607283A1 (ru) Устройство дл контрол блоков пам ти
SU1325565A1 (ru) Буферное запоминающее устройство
SU1256007A1 (ru) Устройство дл ввода информации
SU1387042A1 (ru) Буферное запоминающее устройство
SU1642472A1 (ru) Устройство дл контрол выполнени последовательности действий оператора
SU842973A1 (ru) Буферное запоминающее устройствоС АВТОНОМНыМ КОНТРОлЕМ
SU1251087A1 (ru) Устройство дл отладки программ
SU575653A1 (ru) Устройство дл сор жени цифровой вычислительной машины с внешним накопителем
SU1615725A1 (ru) Устройство дл контрол хода программы
SU1304076A1 (ru) Устройство дл управлени доменной пам тью