SU1388956A1

SU1388956A1 - Блок задержки цифровой информации с самоконтролем

Info

Publication number: SU1388956A1
Application number: SU864082652A
Authority: SU
Inventors: Владимир Николаевич Лацин; Евгений Леонидович Полин; Александр Валентинович Дрозд; Виктор Леонтьевич Панченко; Алла Евгеньевна Малярчук
Original assignee: Специальное Проектно-Конструкторское Бюро "Дискрет" Одесского Политехнического Института
Priority date: 1986-05-16
Filing date: 1986-05-16
Publication date: 1988-04-15

Abstract

Изобретение относитс к вычислительной технике и .может быть использовано в л ини х задержки цифровой информации. Цель изобретени - повышение надежности блока. Блок цифровой задержки информации содержит входной регистр 1, блоки 2, 4 кодировани , накопитель 3, выходной регистр 5, блоки 6, 9 сравнени , первый 7 и второй 8 счетчики адреса, элемент НЕ 10, элемент И 11, элементы 12, 14 задержки, одновибраторы 13, 15. Устройство позвол ет осуществл ть чтение по правильному (следующему ) адресу при сбое в счете первого счетчика 7 адреса. 1 ил.

Description

со оо оо со ел

О)

Изобретение относитс к вычислительной технике и может быть использовано в лини х задержки цифровой информации.

Цель изобретени - повышение надежности блока.

На чертеже изображена структурна схема блока цифровой задержки информации.

Устройство содержит входной регистр 1, первый блок 2 кодировани , накопитель 3, второй блок 4 кодировани , выходной регистр 5, первый блок 6 сравнени , первый 7 и второй 8 ечетчики адреса, второй блок 9 сравнени , элемент НЕ 10, элемент И 11, первый элемент 12 задержки, первый одновибратор 13, второй элемент 14 задержки, второй одновибратор 15, вход 16 синхронизации, информационный вход 17, контрольный выход 18, информационный выход 19.

Устройство работает следующим образом.

В начальный момент происходит обнуление всех регистров устройства, счетчиков 7 и 8 и блока (цепи обнулени на чертеже не показаны).

На информационный вход 17 устройства начинают поступать данные, сопровождаемые синхроимпульсами типа «меандр на входе синхронизации 16 устройства. По каждому переднему фронту синхронизации происходит прием информации во входной регистр 1. Одновременно происходит увеличение на единицу адреса в счетчике 7, причем во врем первой половины периода действи синхроимпульса происходит чтение информации из чейки с текущим адресом инфор.мации, записанной к тактов назад, а во врем второй половины периода - запись информации в эту же чейку, котора в свою очередь происходит через к тактов (где к - величина задержки, определ ема коэффициентом пересчета счетчика 7). Таки.м образом , осуществл етс задержка входных данных на к тактов. Информационные разр ды i -ro слова записываютс в накопитель вместе с контрольными разр дами следующего (/+1)-го информационного слова (из-за задержки на входном регистре 1). Контрольные разр ды формируютс блоком 2. Через /с тактов начинают считыватьс i-e информационное слово и контрольные разр ды (г-|-1)-го слова. Выходной регистр 5 содержит информационные разр ды (i- - 1)-го слова и контрольные разр ды г -го слова. Первый блок 6 сравнени в этот момент вырабатывает сигнал о совпадении контрольных разр дов., вычисленных блоком 4, дл считываемых информационных разр дов г -го слова с контрольными разр дами , вычисленными дл этого же слова до записи в накопитель 3. Стробирование блока 6 сравнени осуществл етс с помощью элемента 12 задержки и одновибра- тора 13. При этом задержка элемента 12 должна быть достаточной дл того, чтобы считанна в данном такте информаци распространилась до выхода блока 6 сравнени .

Одновибратор 13 формирует короткий импульс , во врем действи которого на выходе блока 6 сравнени по вл етс «О, если контрольные разр ды совпали, и «1, если

контрольные разр ды считываемого слова, вычисленные до записи и после считывани , не совпали. Длительность задержки и длительность импульса одновибратора 13 в сумме не должны превышать длительность цикла «Чтение.

Информаци о сбое в считываемом в данный момент слове поступает на выход 18 устройства. Одновременно происходит проверка и, если нужно, исправление адреса в счетчике 7. Исправление осуществл етс

следующим образом: по переднему фронту синхроимпульсов на входе 16 устройства счетчик 7 увеличивает свой адрес на единицу , по этому же фронту предыдущий адрес переписываетс в счетчик 8. Таким образом, счетчик посто нно хранит адрес предыдущего

цикла чтение-запись. При по влении сигнала о сбое («1 на выходе блока 6 сравнени ) счетчик увеличивает свое состо ние на единицу . Если при этом адреса, выдаваемые счетчиками 7 и 8, совпадают, то на выходе блока 9 сравнени возникает сигнал «О. Если же совпадение не произошло (т. е. счетчик 7 увеличил свое состо ние больше чем на единицу), то сигнал о несовпадении («1 на выходе блока сравнени ) через элемент И 11 принимает в счетчик 7 содержимое счетчика 8 (предыдущий адрес, увеличенный на единицу). Тем самым восстанавливаетс состо ние счетчика 7 и в течение оставшегос времени цикла осуществл етс чтение по правильному адресу. По окончании цикла чтение - отрицательный перепад

синхроимпульса на входе 16 устройства в выходной регистр 5 записываетс информаци , считанна по правильному адресу. Стробирование выходного сигнала блока 9 сравнени осуществл етс с помощью элемента 14 задержки и одновибратора 15 таким образом , что выход блока 9 сравнени управл ет входом приема в счетчик 7 только после того, как счетчик 8 увеличит свое состо ние на единицу и результат сравнени поступит на вход элемента И 11.

4S

Claims

Формула изобретени

Блок задержки цифровой информации с самоконтролем, содержащий входной регистр , первый и второй блоки кодировани ,

накопитель, первый блок сравнени , выходной регистр и первый счетчик адреса, причем информационный вход входного регистра вл етс информационным входом блока, выход входного регистра подключен к информационному входу накопител , адресные

входы которого соединены с выходами разр дов первого счетчика адреса, выходы контрольных разр дов накопител подключены к входам контрольных разр дов выходного

регистра, выходы контрольных разр дов которого соединены с информационными входами первой группы первого блока сравнени , выходы информационных разр дов выходного регистра вл ютс информационными выходами блока, отличающийс тем, что, с целью повышени надежности блока, в него введены второй счетчик адреса, второй блок сравнени , элемент НЕ, элемент И, первый и второй элементы задержки, первый и второй одновибраторы, причем вход первого блока кодировани подключен к информационному входу блока, выходы первого блока кодировани соединены с входами контрольных разр дов накопител , выходы информационных разр дов которого подключены к входам второго блока кодировани и входам информационных разр дов выходного регистра , выходы второго блока кодировани соединены с входами второй группы первого блока сравнени , выход которого вл етс контрольным выходом блока и соединен непосредственно со счетным входом второго счетчика адреса и через второй элемент за0

держки - с входом второго одновибрато- ра, сче-ный вход первого счетчика адреса, вход синхронизации второго счетчика адреса, управл ющие входы входного регистра и накопител , вход элемента НЕ и вход первого элемента задержки объединены и вл ютс входом синхронизации блока, выход элемента НЕ подключен к управл ющему, входу выходного регистра, выходы разр дов первого счетчика адреса соединены с входами разр дов второго счетчика адреса и одними из входов второго блока сравнени , другие входы которого подключены к выходам разр дов второго счетчика адреса и входам разр дов первого счетчика адреса, выход второго блока сравнени подключен к первому входу элемента И, второй вход которого сое- дИ Нен с выходом второго одновибратора, выход элемента И подключен к входу синхронизации первого счетчика адреса, выход первого элемента задержки соединен с вхо0 дом первого одновибратора, выход которого подключен к управл ющему входу первого блока сравнени .