SU1487050A1 - Устройство доя контроля переходов - Google Patents
Устройство доя контроля переходов Download PDFInfo
- Publication number
- SU1487050A1 SU1487050A1 SU874266336A SU4266336A SU1487050A1 SU 1487050 A1 SU1487050 A1 SU 1487050A1 SU 874266336 A SU874266336 A SU 874266336A SU 4266336 A SU4266336 A SU 4266336A SU 1487050 A1 SU1487050 A1 SU 1487050A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- trigger
- output
- command
- decoder
- Prior art date
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
Изобретение относится к вычислительной технике. Цель изобретения упрощение устройства. Устройство для контроля переходов содержит дешифратор 6, формирователь 7 задержанных импульсов, .триггеры 8 и 10, элементы И 9 и 12, Правильность переходов осуществляется путем сравнения дополнительного разряда блока памяти команд и команд, на которые передается управление с-логической единицей. 1ил.
3
1487050
И
Изобретение относится к вычислительной технике и может быть использовано в устройствах аппаратного контроля переходов специализированных ЭВМ.
Цель изобретения - упрощение устройства.
На чертеже представлена схема устройства для контроля переходов.
Устройство содержит вход 1 признака реализации перехода устройства, вход 2 кода команды устройства,вход 3 признака чтения команды, вход 4 признака обращения устройства, вход 5 начальной установки устройства, дешифратор 6, формирователь 7 задержанных импульсов, первый триггер 8, первый элемент И 9, второй триггер 10, выход 11 ошибки устройства и второй элемент И 12.
Устройство работает следующим образом.
Каждая команда, на которую осуществляется передача управления (переход) , помечается единицей (дополнительный разряд блока памяти команд ЭВМ). Выход дополнительного разряда блока памяти ЭВМ соединен с входом 1 устройства. Если на команду не передается управление, то на входе I устройства присутствует нулевой потенциал. По входу 5 устройства происходит установка в ”0” триггера 8 и в ”1” триггера 10. Если на вход 2 устройства поступает команда перехода, то на выходе дешифратора 6 появляется единичный потенциал. По фронту сигнала на входе 3 устройства (признак чтения команды) запускается формирователь 7, выходной сигнал которого поступает на вход элемента И 9. Так как на втором входе элемента И 9 находится нулевой потенциал (тригг гер 8 установлен в ”0”), то сигнал на выходе элемента И 9 отсутствует.
При появлении сигнала на входе 4 признака обращения устройства на выходе элемента И 12 появляется единичный сигнал, который обеспечивает установку триггера 8 в единичное состояние.
При выборке следующей команды (следующая команда должна быть помечена единицей в дополнительном разряде, так как это команда передачи управления) на 0-входе триггера 10 появляется единичный потенциал, который обеспечивает установку в "1" триггера 10 при появлении сигнала на выходе формирователя 7. При этом на выходе триггера 10 присутствует нулевой потенциал, указывающий на то, что произошел правильный переход.
Если переход произошел неверно и управление передали не на пометку команды (на входе 1 устройства - нулевой потенциал), то триггер 10 устанавливается в "О" и на выходе 11 устройства появляется единичный потенциал, указывающий на ошибку при выполнении команды перехода.
Claims (1)
- Формула изобретения Устройство для контроля переходов, содержащее первый и второй триггеры, первый и второй элементы И и дешифратор, вход кодов команды устройства соединен с информационным входом дешифратора, выход которого соединен с информационным. входом первого триггера, единичный выход которого соединен с первым входом первого элемента И, признак чтения команд устройства соединен с тактовым входом дешифратора и первым входом второго элемента И, выход которого соединен с тактовым входом первого триггера, входы признаков обращения и команда перехода устройства соединены соответственно с вторым входом второго элемента И и информационным входом второго триггера, ·"" вход начальной установки устройства и выход первого элемента И соединены соответственно с входом установки в ”1” и тактовым входом второго триггера, отличающееся тем, что, с целью упрощения устройства, в него введен формирователь задержанных импульсов, причем вход признака чтения команды устройства через формирователь задержанных импульсов соединен с вторым входом первого элемента И, вход начальной установки устройства соединен с входом установки нуля первого триггера, инверсный выход второго триггера является выходом ошибки перехода устройства.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874266336A SU1487050A1 (ru) | 1987-06-22 | 1987-06-22 | Устройство доя контроля переходов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874266336A SU1487050A1 (ru) | 1987-06-22 | 1987-06-22 | Устройство доя контроля переходов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1487050A1 true SU1487050A1 (ru) | 1989-06-15 |
Family
ID=21312535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874266336A SU1487050A1 (ru) | 1987-06-22 | 1987-06-22 | Устройство доя контроля переходов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1487050A1 (ru) |
-
1987
- 1987-06-22 SU SU874266336A patent/SU1487050A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1487050A1 (ru) | Устройство доя контроля переходов | |
SU1309028A1 (ru) | Устройство дл обнаружени ошибок в коде " @ из @ | |
SU1265860A1 (ru) | Запоминающее устройство с самоконтролем | |
SU1642472A1 (ru) | Устройство дл контрол выполнени последовательности действий оператора | |
SU696543A1 (ru) | Запоминающее устройство | |
SU1741135A1 (ru) | Устройство дл отладки специализированных микроЭВМ | |
SU607283A1 (ru) | Устройство дл контрол блоков пам ти | |
SU1282107A1 (ru) | Устройство дл ввода информации | |
SU1386985A1 (ru) | Устройство дл ввода информации | |
SU1388956A1 (ru) | Блок задержки цифровой информации с самоконтролем | |
SU1201855A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU1388870A1 (ru) | Устройство дл контрол информации | |
SU1594548A1 (ru) | Устройство дл контрол обращений процессора к пам ти | |
SU1667082A1 (ru) | Устройство мажорировани | |
SU771726A1 (ru) | Запоминающее устройство | |
SU1478247A1 (ru) | Устройство дл индикации | |
SU1080132A1 (ru) | Устройство дл ввода информации | |
SU1325482A2 (ru) | Устройство дл обнаружени ошибок в параллельном п-разр дном коде | |
SU1203703A1 (ru) | Преобразователь перемещени в код | |
SU943731A1 (ru) | Устройство дл анализа последовательных кодов | |
SU1605244A1 (ru) | Устройство дл сопр жени источника и приемника информации | |
SU1215137A1 (ru) | Запоминающее устройство с коррекцией информации | |
SU411639A1 (ru) | ||
SU395830A1 (ru) | УСТРОЙСТВО дл ВВОДА ИНФОРМАЦИИ | |
SU1194750A1 (ru) | Система сбора информации о движущемс транспортном средстве |