SU1215137A1

SU1215137A1 - Запоминающее устройство с коррекцией информации

Info

Publication number: SU1215137A1
Application number: SU843756159A
Authority: SU
Inventors: Виктор Иванович Эннс
Original assignee: Предприятие П/Я Р-6429
Priority date: 1984-06-27
Filing date: 1984-06-27
Publication date: 1986-02-28

Abstract

Изобретение относитс к вычислительной технике, а более конкретно - к цифровым запоминающим устройствам , предназначенным дл использовани в универсальных специализированных и управл ющих ЭВМ, в системах сбора и обработки информации, в различных системах контрол , управлени и т.д. Цель изобретени - упрощение устройства. Устройство содержит накопитель из числовых и разр дных шин, в перекрести х которых установлены диодные запоминающие элементы, коммутаторы , регистры, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, 0ЛОК контрол на четность. В устройстве при считывании осуществл етс коррекци выходной информации , если искажение последней вызвано неисправностью разр дных шин. 1 ил. О)

Description

1

Изобретение относитс к вычислительной технике, а более конкретно цифровым запоминающим устройствам, предназначенным дл использовани в универсальных, специализированных счетных управл ющих ЭВМ, в системах сбора и обработки информации, в различных системах контрол , управлени и т.д.

Цель изобретени - упрощение устройства .

На чертеже изображена структурна схема запоминающего устройства с коррекцией информации.

Устройство содержит накопитель 1 дешифратор 2 разр дных шин, дешифратор 3 числовых шин, блок 4 формировни адресных сигналов, имеющий выходы 5. Накопитель 1, а свою очередь , содержит числовые 6 и разр дные 7 шины, в перекрести х которых установлены диодные запоминающие элементы 8. Устройство также содержит генератор 9 тактовых импульсов, коммутаторы 10, регистры 11, элементы 12 ИСКЛЮЧАЮЩЕЕ ИЛИ, блок 13 контрол на четность.

Запоминающее устройство (ЗУ) работает следующим образом.

При обращении к ЗУ в первую очередь возбуждаютс разр дные шины 7 накопител 1, соответствующие адресным сигналам , поступившим в ЗУ. На возбужденных разр дных шинах устанавливаетс потенциал логической 1. На возбужденных отказавших разр дных щинах потенциал логической 1 Не устанавливаетс , В соответствии с потенциалом на возбужденных шинах 6 регистры 11 устанавливаютс через коммутаторы 10 в одно из двух состо ний: логической 1, cooтвeтcтвyюD ee логической 1 на шине 6 (шина исправна), либо логической- Ч, соответствующее логическому на шине 6 (шина неисправна К После возбуждени одной числовой шины в соответствии с адресным сигналом А|,-А, т.е. перехода ее из состо ни логической 1

в состо ние логического О,в зависи мости от информации, записанной в запоминающих элементакв, на разр дных щинах 7 устанавливаютс либо логическа 1, либо логический О. В это врем управл ющий сигнал, посту

10

15

20

25

30

35

40

45

50

55

пающий из генератора 9, переводит коммутаторы 10 в другое состо ние. Слово, считанное с запоминающих элементов 8 накопител 1, провер етс на четность в блоке 13 и, если слово нечетно, то на выходах регистров 11 по вл ютс сигналы логической 1 либо логического О в зависимости от их состо ни . Если с выхода регистра 11 на вход элемента 12 поступает логическа 1, то разр д , считанный из накопител , поступает на выход элемента 12 в инвертированном виде.

Claims

В противном случае инвертировани не происходит. Если слово четное, то на выходах регистров 11 все логические О и инвертировани не происходит. Формула изобретени

Запоминающее устройство с коррекцией информации, содержащее накопитель , дешифратор разр дных шин, дешифратор числовых шин, блок формировани адресных сигналов, блок контрол на четность, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которых вл ютс информационными выходами устройства, причем адресные входы накопител подключены соответственно к выходам дешифраторов разр дных и числовых шин,входы которых соединены с выходами блока формировани адресных сигналов, входы которого вл ютс аддресными входами устройства, отличающеес тем, что, с целью упрощени устройства , в него введены коммутаторы, регистры и генератор тактовых импульсов , вход которого вл етс управл ющим входом устройства, один из выходов подключен к управл ющему входу дешифратора числовых шин, а другой выход генератора тактовых импульсов соединен с управл ющими входами коммутаторов , информационные входы которых подключены к выходам накопител , одни из выходов коммутаторов соединены с входами блока контрол на четность и первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые входы которых; подключены к ньтходам регистров, ин-. формационные входы которых соединены с другими вь.ходами коммутаторов, управл ющие входы коммутаторов соединены с выходом блока контрол на четность.

i - i I - i

АО K fla