SU556494A1 - Запоминающее устройство - Google Patents

Запоминающее устройство

Info

Publication number
SU556494A1
SU556494A1 SU2120281A SU2120281A SU556494A1 SU 556494 A1 SU556494 A1 SU 556494A1 SU 2120281 A SU2120281 A SU 2120281A SU 2120281 A SU2120281 A SU 2120281A SU 556494 A1 SU556494 A1 SU 556494A1
Authority
SU
USSR - Soviet Union
Prior art keywords
outputs
inputs
elements
counter
output
Prior art date
Application number
SU2120281A
Other languages
English (en)
Inventor
Виктор Иванович Корнейчук
Александр Васильевич Городний
Славка Николова Аврамова
Милослав Филипович Чемерица
Original Assignee
Киевский Ордена Ленина Политехнический Институт Имени 50-Летия Великой Октябрьской Социалистической Революции
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Киевский Ордена Ленина Политехнический Институт Имени 50-Летия Великой Октябрьской Социалистической Революции filed Critical Киевский Ордена Ленина Политехнический Институт Имени 50-Летия Великой Октябрьской Социалистической Революции
Priority to SU2120281A priority Critical patent/SU556494A1/ru
Application granted granted Critical
Publication of SU556494A1 publication Critical patent/SU556494A1/ru

Links

Landscapes

  • Error Detection And Correction (AREA)

Description

Устройство содержит элементы ИЛИ 1, выходы которых подключены к ииформациоНным входам регистра 2 слова, а выходы пос-теднего к информационным входам блока коди;равани  3, первый коммутатор 4, элементы И 5, генератор синхроимпульсов 6, основной накопитель 7, содержащий т регистров сдвига, дополаительный накопитель 8, содержащий п-т регистров сдвига, где - т.
Устройство также содержит второй коммутатор 9, блок декодировани  10, первый счетчик 11, служащий дл  подсчета количества отказов, блок 12 ле1реключе1Ни  питани , дополнительные элементы ИЛИ 13, второй счетчик 14, служащий дл  подсчета номеров замен ющих регистров сдвига, дещифратор 15, блок управлени  16 и адресный блок 17.
Входы первого коммутатора 4 подключены соответственно к выходам блока кодировани  3, блока управлени  16, блока декодировани  10 и дещифратара 15, а его выходы к одним входам элементов И 5, другие входы которых соединены с выходом генератора синхроимпульсов 6. Входы второго коммутатора 9 подключены соответственно к выходам накопителей 7 и 8, блока управлени  16, блока декодировани  10 и дешифратора 15, а его выходы - к входам блока декодировани  10, выходы которого соединены с входами первого счетчика 11. Входы блока 12 переключени  питани  подключены к выходам дешифратора 15 и первого счетчика И соответственно, а его выходы к управл ющи.м входам накопителей 7 и 8. Вход второго счетчика 14 через дополнительные элеме-нты ИЛИ 13 соединен с выходами первого счетчика 11, а его выход - с входом дешифратора 16.
Устройство работает следующим образом.
Информационное слово через элементы ИЛИ 1 поступает на регистр 2 слова, а с его выходов - в блок кодировани  3, где в соответствии с информационными разр дами формируютс  контрольные разр ды. С выходов блока кодировани  слово подаетс  на входы первого коммутатора 4. С его выходов через элементы И 5 слово поступает на регистры основного накопител  7 и дополнительного накопител  8. По другим входам элементов И 5 подаютс  синхроимпульсы с генератора синхроимпульсов 6, и все разр ды слова поступают синхронно в регистры накопителей 7 и 8. Импульсы, поступающие с выхода генератора синхроимпульсов 6 на сдвигающие цепи регистров, обеспечивают синфазный сдвиг информации. Каждый сдвиговый регистр соответствует одному разр ду слова, т. е. происход т параллельна  запись, сдвиг и считывание слов. С выходов регистров сдвига слово поступает на входы второго коммутатоpa 9.
С выходов коммутатора 9 слово поступает на блок декодировани  10, который выдает сигналы об отсутствии или наличии ошибки. С выходов блока декодировани  10 откорректированное слово подаетс  на входы элементов ИЛИ 1. Сигналы о наличии ошибки поступают также на входы первого счетчика И, где фиксируетс  количество ошибок каждого регистра основного накопител  7. По достижении определенного, наперед заданного кода , последний выдает сигнал на блок переключени  питани  12 дл  отключени  питани  соответствующего регистра (сигнал отключени  питани ), а сигнал, поступающий в блок 12 из блока 15, управл ет включением питани  на соответствующий дополнительный регистр.
Сигналы с выходов счетчика 11 поступают также через элементы ИЛИ 13 на счетчик 14. При отказе одного регистра основного накопител  7 его информаци  пересылаетс  в первый регистр дополнительного накопител  8, при отказе другого регистра основного накопител  7, его информаци  пересылаетс  во второй регистр дополнительного накопител  8 и т. д.
Дешифратор 15 дешифрирует состо ние второго счетчика и выдает управл ющие сигналы на коммутаторы 4 и 9. Последние подключают блок кодировани  3 и блок декодировани  10 к исправно работающим регистрам сдвига.
В зависимости от поступивших синхроимпульсов с генератора синхроимпульсов 6 и кода адреса на входы адресного блока 17 последний выдает управл ющие сигналы на регистр 2 слова. Под действием этих сигналов слово с выходов регистра слова поступает также и на выходные информационные шины запоминающего блока.

Claims (1)

  1. Формула изобретени 
    Запоминающее устройство, содержащее адресный блок, вход которого подключен к выходу генератора синхроимпульсов, а выход - к входу регистра слова, подключенному к блоку кодировани , блок декодировани , соединенный через элементы ИЛИ с регистром слова, основной и дополнительный накопители , информационные входы которых подключены к выходам элементов И, блок управлени  и дешифратор, отличающеес  тем, что, с -целью повышени  надежности устройства , оно содержит коммутаторы, счетчики, блок переключени  питани  и дополнительные элементы ИЛИ, входы первого коммутатора подключены соответственно к выходам блока кодировани , блока управлени , блока декодировани  и дешифратора, а его выходы - к одним входам элементов И, другие входы которых соединены с выходом генератора синхроимпульсов, входы второго коммутатора подключены соответственно к выходам накопителей, блока управлени , блока декодировани  и дешифратора, а его выходы - к входам блока декодировани , выходы которого соединены с входами первого счетчика, входы блока переключени  питани  подключены к выходам дешифратора и первого счетчика соответственно, а его выходы - к управл ющим входам накопителей, вход второго
    счетчика через дополиительиые элементы ИЛИ соединен с выходами первого счетчика, а его выход -с входом дешифратора.
    Omie
SU2120281A 1975-04-03 1975-04-03 Запоминающее устройство SU556494A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2120281A SU556494A1 (ru) 1975-04-03 1975-04-03 Запоминающее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2120281A SU556494A1 (ru) 1975-04-03 1975-04-03 Запоминающее устройство

Publications (1)

Publication Number Publication Date
SU556494A1 true SU556494A1 (ru) 1977-04-30

Family

ID=20614915

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2120281A SU556494A1 (ru) 1975-04-03 1975-04-03 Запоминающее устройство

Country Status (1)

Country Link
SU (1) SU556494A1 (ru)

Similar Documents

Publication Publication Date Title
SU556494A1 (ru) Запоминающее устройство
SU1161990A1 (ru) Запоминающее устройство с коррекцией ошибок
SU1363312A1 (ru) Запоминающее устройство с самоконтролем
SU1075313A1 (ru) Устройство дл обнаружени и коррекции одиночных ошибок
SU1105944A1 (ru) Запоминающее устройство с самоконтролем
RU1837364C (ru) Оперативное запоминающее устройство с коррекцией ошибок
RU1783583C (ru) Устройство дл обнаружени и коррекции ошибок
SU842955A1 (ru) Запоминающее устройство
SU1215137A1 (ru) Запоминающее устройство с коррекцией информации
SU1095240A1 (ru) Запоминающее устройство с самоконтролем
SU1188790A1 (ru) Запоминающее устройство с коррекцией ошибок (его варианты)
SU1251188A1 (ru) Запоминающее устройство с самоконтролем
SU758257A1 (ru) Запоминающее.устройство с самоконтролем / ' ' ' 1
SU1075312A1 (ru) Запоминающее устройство с коррекцией ошибок
SU1149316A1 (ru) Запоминающее устройство
SU1030854A1 (ru) Устройство дл контрол многоразр дных блоков пам ти
RU1783529C (ru) Устройство дл контрол программ
SU1571683A1 (ru) Посто нное запоминающее устройство с самоконтролем
SU1120502A1 (ru) Многоканальное устройство дл включени резервных радиостанций
SU1283860A2 (ru) Запоминающее устройство с коррекцией информации
SU913457A1 (ru) Устройство для диагностики адресных цепей оперативной памятиi
SU1383324A1 (ru) Устройство дл задержки цифровой информации
SU385319A1 (ru) Запоминающее устройство
SU922877A1 (ru) Запоминающее устройство с автономным контролем 1
SU687446A1 (ru) Устройство дл сопр жени электронной вычислительной машины с каналами св зи