SU1075313A1 - Устройство дл обнаружени и коррекции одиночных ошибок - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ И КОРРЕКЦИИ ОДИНОЧНЫХ ОШИБОК, содержащее блок формирован-и  контрольных сигналов, одни из входов которого  вл ютс  информаufiOHHbiMH входами устройства, и элементы НЕ, о т л ичающеес  тем, что, с целью повышени  быстродействи  устройства, в него введены элемент И-НЕ и коммутаторы , адресные входы которых подключены к одним из выходов блока формировани  контрольных сигналов, первые информационные входы коммутаторов соединены с информационными входами устройства, вторые информационные входы - с выходами элементов НЕ, входы которых подключены к информационным входам устройства, а выходы коммутаторов  вл ютс  информа .ционными выходами устройства, контрольным входом которого  вл етс  выход элемента И-НЕ, входы которого подключены к другим выходам блока формировани  контрольных сигналов.

Description

СП

со со

Фи8.1 Изобретение относитс  к вычислительной технике, в частности к запо минающим устройствам. Известны устройства дл  обнаружени  и коррекции одиночных ошибок, содержащие входной регистр, селектор , блок коррекции входной информа ции, генератор кода Хэмминга, регистр контрольного кода, регистр кода Хэмминга, блок коррекции контрольного кода, блок сравнени  паритета записываемой информации, блок .сравнени  кода Хэмминга, блок обнаружени  неисправностей, дешифратор ошибок, контрольный .блок, сравнени , выходной регистр ij 2 . Недостатками этого устройства  в л ютс  низкое быстродействие, вызванное многоуровневой схемой коррек . ции, и большие аппаратурные затраты Наиболее близким техническим реш нием к изобретению  вл етс  устройс во дл  .обнаружени  и коррекции ошибок в пам ти, содержащее логический блок дл  формировани  контрольных битов кода Хэмминга и битов синдрома , дешифраторы, входы которых подключены к выходам логического блока а выходы - к первым входам логических элементов, реализующих функцию ИСКЛЮЧАЮЩЕЕ ИЛИ, на вторые входы которых поступает информаци .из пам ти , а с выходов элементов ИСКЛЮЧА ЩЕЕ ИЛИ информаци  через инверторы передаетс  на выходную магистраль данных 2 о I .,. Недостатком известного устройств  вл етс  также невысокое быстродействие , св занное с многоступенчатой схемой коррекции. Целью изобретени   вл етс  повышение быстродействи  устройства при обнаружении и коррекции одиночной ошибки байта информации в коде Хэмминга „ Указанна  цель достигаетс  тем, что в устройство дл  обнаружени  и коррекции одиночных ошибок, содержащее блок формировани  контрольных сигналов, одни из входов которого  вл ютс  информационными входами устройстваJ, и элементы НЕ, введены элемент И-НЕ и коммутаторы, адресны входы которых подключены к одним из выходов блока формирювани  контроль ных сигналов, первые информационные входы коммутаторов соединены с информационными входами устройства, вторые информационные входы - с выходами элементов НЕ, входы которых подключены к информационным входам устройства, а выходы коммутаторов  вл ютс  информационными вы;ходами устройства, контрольным выходом кото рого  вл етс  выход элемента И-НЕ, входы которого подключены к другим выходам блока формировани  контрольных сигналов. На фиг. 1 изображена структурна  схема устройства дл  обнаружени  и коррекции одиночных ошибок; на фиг, 2 - возможный вариант выполнени  формировател  контрольных сигналов дл  двух разр дов. Устройство (фиг. 1) содержит блок 1 формировани  контрольных сигналов, служащий дл  формировани  разр дов синдрома и контрольных разр дов кода Хэмминга, элементы НЕ 2, элемент И-НЕ 3 и коммутаторы 4. Устройство имеет входы 5 и 6 и вьлходы 7-9. Блок. 1 ,(фиг. 2) представл ет собой четыре схемы 10 четности, формирующие контрольные разр ды по .принципу построени  кода Хэмминга, а также четыре элемента НЕ 11. При записи в пам ть дл  формировани , например контрольного разр да К1, схема 10 четности (фиг. 2) должна провер ть разр ды 3,5,7,9 и 11; дл  -формировани  контрольного разр да К2 - разр ды 3,6,7,10 и 11 и т.д. в соответствии с таблицей. Элементы НЕ 11 при записи информации в пам ть обнул ют входы схем 10 четности, на которые в режиме чтени  поступают контрольные разр ды код Хэмминга. При чтении дл  формировани  разр да К1 синдрома схема 10 четности должна провер ть разр ды 1,3,5,7,9 и 11; дл  формировани  разр да К2 - разр ды 2,3,6,7,10и 11 и т.д. в соответствии с таблицей. Блок 1 может быть выполнен на микросхемах типа К1 55 (133) ИП2 и К155 (133) ЛНЗ. Коммутаторы 4 могут быть выполнены на микросхемах К 155 (133) КП1. Устройство работает следующим образом. Перед записью в пам ть (не показана ) со входа 5 устройства в блок 1 параллельно поступает байт информации . В блоке 1 происходит формирование четырех контрольных разр дов К1-К4 кода Хэмминга дл  байта информации . Сформированные разр дам поступают на выход 7 устройства дл  записи в пам ть. При чтении на входы .5 и 6 параллельно из пам ти поступает информаци  в контрольные разр ды кода Хэмминга. При этом блок 1 формирует разр ды К1 - К4 синдрома, которые поступают на адресные входы коммутаторов 4. Информаци  со входа 5 поступает также на входы элементов НЕ 2 и первые информационные входы коммутаторов 4. На вторые информационные входы коммутаторов 4 поступает информаци  с выходов элементов НЕ 2. Коммутаторы 4 при наличии ошибки в одном из разр дов передают на выход 8 его инверсию, а все остальные разр ды - без инверсии. Сигнал наличи  одиночной ошибки поступает на выход 9 устройства с элемента И-НЕ 3. Таким образом, предлагаемое уст .ройство по сравнению с известным сокращает врем  коррекции ошибки за счет уменьшени  количества логических уровней при незначительном увеличении оборудовани .

К1

Контрольные разр ды

К4

КЗ

5В Врем  коррекции одиночных ошибок байта информации с помощью предложенного устройства на 30-40% меньше по сравнению с известным. Повышенное быстродействие предлагаемого устройства позвол ет сократить врем  выборки информации из запоминающего устррйства с коррекцией одиночных ошибок и, следовательно , производительность .всей системы в целом.

Claims (1)

1. УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ И КОРРЕКЦИИ ОДИНОЧНЫХ ОШИБОК, содержащее блок формирования контрольных сигналов, одни из входов которого являются информационными входами устройства, и элементы НЕ, о т л ичающеес я тем, что, с целью повышения быстродействия устройства, в него введены элемент И—НЕ и коммутаторы, адресные входы которых подключены к одним из выходов блока формирования контрольных сигналов, первые информационные входы коммутаторов соединены с информационными входами устройства, вторые информационные входы - с выходами элементов НЕ, входы которых подключены к информационным входам устройства, а вы ходы коммутаторов являются информационными выходами устройства, контрольным входом которого является выход элемента И—НЕ, входы которого подключены к другим выходам блока формирования контрольных сигналов.

   SU „„1075313

   I

   Физ.1