(5) ЗАПОМИНАЩЕЕ УСТРОЙСТВО С ИСПРАВЛЕНИЕМ 01Ш1БОК
t . Изобретение относитс к запоминаЪмцим устройствам. Известно запоминащее устройство (ЗУ) с исправлением ошибок, которое содержит основной накопитель, дополнительный накопитель, необходимый дл хранени контрольных соотношений кодиру зщие и декодирующие устройства функционирующие соответственно при записи и при считывании О. Однако в этом ЗУ с ростом размера ин(|юрмационного слова ухудшаетс быс родёйствие. Это определ етс необходимостью увеличени числа переменных используемых дл формировани проверочных соотношений, которые, как пра вило, реализуютс на сумматорах по модулю два, быстррдействие которых зависит от числа входов, т.е. числа ин(1юрмационных разр дов -и структуры кода. Например, при использовании ко дов Хемминга дл исправлени одиночных и обнаружени двойных ошибок чис ло входов сумматоров по модулю два кодирующего и декодирующего устройств увеличиваетс с трех (дл инфррмацион ного слова размером четыре бита) до восемнадцати (дл слова размером тридцать два бита). Известно, что данный класс с этой точки зрени вл етс оптимальным, а другие классы обладают более худшими характеристиками . Таким образом, недостатком этого ЗУ вл етс сложность обеспечени быстрого кодировани и декодировани двоичной информации на многоуровневых сумматорах по модулю два, т.е. существенное снижение быстродействи . Наиболее близким техническим решением к изобретению вл етс запоминающее устройство с исправлением ошибок, содержащее накопитель, адресный блок, блоки кодировани и декодировани , ; коммутатор, формирователи сигналов. Принцип работы этого устройства основан на поразр дном сравнении контроль1НЫХ соотношений, формировании синдрома ошибки, определении адреса ошибки и инвертировании информационного содержани чейки, определ емой данным. адресом. Формирование контрольных соотношений осуществл етс с помощью многоуровневого сумматора по модулю два, В режиме считывани упом нутые многоуровневые сумматоры с последовательно подсоединеннь1м блоком двухвходовых сумматоров по модулюдва исполь зуютс дл формировани синдрома ошибки zj. Недостатком данного устройства вл етс невысокой быстродействие, onpe дел емое задержками прохождени двоичного сигнала Ь многоуровневь х логиЧеских схемах кодирующего и декодирующего устройств. Цель изобретени - повышение быстродействи устройства. Поставленна цель достигаетс тем, что в запоминающее устройство с исправлением ошибок, содержащее адресный блок, первый регистр, блок кодирЬвани ,коммутатор, формирователь сигналов некорректируемой ошибки и накопитель, входы которого подключе ны к выходу адресного блока, первому выходу KOMMyTat9pa и выходу блока кодировани , вход которого соединен с одним из выходов первого регистра, один из входов которого подключен к второму выходу коммутатора, введены второй.регистр формирователь контроль ных сигналов и дешифратор, входы которого подключены к выходам блока декодировани , а выход соединен с первым входом коммутатора, второй вход которого подключен к выходу формировател сигналов некорректируемой ошибки, третий вход коммутатора соединен с выходом второго регистра, одни из входов которого подключены соответственно к выходу накопител и первому выходу коммутатора, а другой вход вл етс одним из управл ющих входов устройства, одни из входов бло ка декодировани и входы формировател сигналов некорректируемой ошибки подключены к выходам формировател контрольных сигналов, вход которого и другой вход блока декодировани соединены с вйходсда второго регистра. На чертеже изображена функциональна схема запоминающего устройства с исправлением ошибок. Устройство содержит адресный блок 1 первый регистр 2, служащий дл ( хранени входной информации, блок 3 кодировани , накопитель Ц, второй регистр 5, служащий дл коррекции информации , формирователь 6 контрольных сигналов, выполненный в виде двухуровневого генератора синдрома ошибки, блок 7 декодировани , дешифратор 8, служащий дл определени адреса ошибки и выполненный в виде двухуровневого блока, коммутатор 9 и формирователь 10 сигналов некорректируемой ошибки. Запись информации в ЗУ происходит следующим образом. Информационное слово заноситс в регистр 2. Преобразованное слово из блока 3 записываетс в накопитель по адресу, определ емому, блоком 1. Ни этом цикл записи заканчиваетс . В режиме считывани информации кодовое слово из накопител 4 заноситс в регистр 5, в котором происходит исправлением однократных ошибок, возникающих в ЗУ в процессе записи или хранени . В блоках 6 и 7 проиЬходит формирование синдрома ошибки, адрес которой определ етс дешифратором 8. Формирование синдрома происходит путем разбиени информационного слова на блоки с последующим параллельным определением адреса ошибочного блока и адреса ошибочного разр да в блоке. Передача кода адреса ошибки на регистр 5 осуществл етс через коммутатор 9. Данный коммутатор используетс также дл передачи исправленных выходных данных в регистр 2. Управление передачей данных через коммутатор 9 осуществл етс формирователем 10 при наличии внешнего управл ющего сигнала (не показан). Преобразованием информационного слова в блоках 6 и 7 производитс в соответствии с модифицированным коДим Хемминга, представленным в матричной форме в таблице дл информационного слова размером 16 бит. Структура кода, реализуемого в предлагаемом устройстве, такова, что позвол ет формировать синдром ошибки внутри блока идентичного дл всех блоков, Поэтому предлагаемое устройство обладает повышенным быстродейст вием по сравнению с прототипом за счет параллельного поиска адреса оши ки путем определени адреса ошибочно го блока и адреса ошибки в блоке. Формула изобретени Запоминающее устройство с исправлением ошибок, содержащее адресный блок, первый регистр, блок кодировани , блоки декодировани , коммутатор формирователь сигналов некорректируе мой ошибки и накопитель, входы которого подключены к выходу адресного блока, первому выходу коммутатора и выходу блока кодировани , вход которого соединен с одним из выходов пер вого регистра, один из входов котрро го подключен к второму выходу коммутатора , отличающеес тем, что, с целью повышени быстродействи м устройства, в него введены
ш второй регистр, формирователь контрольных сигналов и дешифратор, входы которого подключены к выходам блока декодировани , а выход соединен с первым входом коммутатора, второй вход которого подключен к выходу формировател сигналов, некорректируемой ошибки, третий вход коммутатора соединен с выходом второго регистра, одни из входов которого подключены соответственно к выходу накопител и первому выходу коммутатора, а другой вход вл етс одним из управл ющих . входов устройства, одни из входов блока декодировани и входы формировател сигналов некорректируемой ошибки подключены к выходам формировател контрольных сигналов, вход которого и другой вход блока декодировани соединены с выходом второго регистра . . Источники информации, прин тые во внимание при экспертизе 1.Электронна промышленность, 1979, п. 5 (77), с. 20-22. 2. ElectronJcs, 1979, № 2k, p. 103-110.
г-i