SU1392595A1

SU1392595A1 - Запоминающее устройство с коррекцией ошибок

Info

Publication number: SU1392595A1
Application number: SU864114128A
Authority: SU
Inventors: Нина Иосифовна Вариес; Анатолий Константинович Култыгин
Original assignee: Предприятие П/Я А-1178
Priority date: 1986-08-29
Filing date: 1986-08-29
Publication date: 1988-04-30

Abstract

Изобретение относитс к вычислительной технике и может быть использовано при разработке запоминающих устройств ЭВМ и систем хранени информации . Целью изобретени вл етс упрощение устройства за счет уменьшени емкости блока пам ти данных . Устройство содержит блок 1 кодировани , блок 2 пам ти данных, блок 3пам ти контрольной информации,блок 4контрол и коррекции ошибок, блок 5формировани контрольных сигналов, первый 6 и второй 7 блоки свертки по модулю два контрольной информации и блок 8 сравнени . 2 ил.

Description

фиг.

Изобретение относитс к вычислительной технике и может быть исполь зовано при разработке запоминающих устройств ЭВМ и систем хранени ин- формации.

Цель изобретени - упрощение устройства за счет уменьшени емкости блока пам ти данных.

На фиг.1 приведена структурна схема запоминающего устройства с коррекцией ошибокj на фиг, 2 - структурна схема блока контрол и коррекции ошибок.

Устройство содержит (фиг.1) блок кодировани , блок 2 пам ти данных, блок 3 пам ти контрольной информации блок 4 контрол и коррекции ошибок, блок 5 формировани контрольных сигналов , первый 6 и второй 7 блоки свертки по модулю два контрольной информации и блок 8 сравнени . Блок 4 содержит (фиг.2) блок 9 кодировани формирователь 10 синдрома, блок 11 декодировани и блок 12 коррекции.

Устройство работает в двух режимах: записи и считывани .

В режиме записи ка информационные входы устройства подаетс k-разр д- ное информационное слово с соответствующими контрольными байтными разр дами . На выходе блока 6 формируетс дополнительный контрольный разр д так, чтобы k-разр дное информационное слово с k/8 контрольными байтными и с дополнительным контрольным разр дами было нечетным. Слово, содержащее k информационных разр дов с дополнительным контрольным разр - дом, контролируетс корректирующим кодом, (k+1)-разр днов слово подаетс на информационные входы блока 2 и блока 1 кодировани , на выходе которого формируетс г контрольных разр дов путем подсчета четности сумм дл определенных групп информационных k+1 разр дов, г-разр дное контрольное слово подаетс на информационный вход блока 3.

В режиме c итывaни (k+1 )-разр д- ное информационное слово и г-разр дное контрольное слово подаютс на входы блока А контрол и коррекции ошибок, где производитс вы вление и коррекци ошибок в (k+1)-разр дном информационном слове.Скорректированное k-разр днос информационное слово с выхода блока 4 контрол и коррек

с

0

5 0 5

О д

5

0

ции ошибок подаетс на выход устройства и на вход блока 5. Контрольные байтные разр ды получают путем суммировани по модулю два сигнала байта . Контрольные байтные разр ды подаютс на выход устройства с выхода

блока 5.

(

В предлагаемом устройстве корректирующие коды исправл ют одиночные ошибки и обнаруживают двойные ошибки, но не вы вл ют полного пропадани слова на выходах блоков 2 и 3. При этом на выходах устройства формируетс нулевое слово с правильными контрольными разр дами. Контрольные байтные разр ды не контролируютс корректирующими кодами, т.е. не вы вл етс неисправность блока 5. Все это вы вл етс путем с.равнени дополнительного контрольного разр да, сформированного на выходе блока 7 с дополнительным контрольным разр дом, сформированным на выходе блока 4.При несравнении входных сигналов на выходе блока 8 формируетс сигнал.

Claims

Формула изобретени

Запоминающее устройство с коррекцией ошибок, содержащее блок пам ти данных, блок пам ти контрольной информации , блок кодировани , блок контрол и коррекции ошибок, информационный выход которого вл етс информационным выходом устройства, информационный и контрольный входы блока контрол и коррекции ошибок соединены соответственно с выходами блока пам ти данных и блока пам ти контрольной информации, информационный вход которого подключен к выходу блока кодировани , входы информационных разр дов блока пам ти данных и информационные входы блока кодировани поразр дно объединены и вл ютс информационными входами устройства, адресные входы, входы записи-чтени и входы выборки блока пам ти данных и блока пам ти контрольной информации соответственно объединены и вл ютс адресным входом, входом разрешени записи-чтени и входом обрап1е- ни устройства, отличающее- с тем, что, с целью упрощени устройства за счет уменьшени емкости блока пам ти данных, в него введены блок сравнени , блок формировани контрольных сигналов, первый и второй блоки свертки по модулю два контрольной информации, причем входы первого блока свертки по модулю два контрольной информации вл ютс входами контрольной информации устройства , выход первого блока свертки по модулю два контрольной информации соединен с входом контрольного разр - да пам ти данных и контрольным входом блока кодировани , информационный выход и контрольный выход блока контрол и коррекции ошибок подключены соответственно к входу блока формировани контрольных сигналов и первому входу блока сравнени , второй вход которого соединен с выходом второго блока свертки по модулю два контрольной информации, входы которого соединены с выходами блока формировани контрольных сигналов, выход блока сравнени вл етс выходом Неисправима ошибка устройства, выходы блока формировани контрольных сигналов вл ютс выходами контрольной и фopмaции устройства.

фиг2