Изобретение относитс к вычислительной технике, может быть использовано в запоминающих устройствах,, в которых контроль записываемых и считываемых данных производитс массивами. По основному авт. св. № 955197 известно запоминающее устройство с обнаружением ошибок, содержащее наТсрпитель , регистр слова, адресный регистр, выходной регистр, первую- группу элементов ИЛИ, сумматоры по модулю два и счетчик причем входы накопител подключены соответственно к выходам регистра слова и адресного- регистра, а выходы - к входам выходного регистра, выходы которого соединены с первыми входами элементов ИЛИ первой группы, входы первого и второго сумматоров по модулю два подключены соответственно к входу адресного регистра и к выходам элементов ИЛИ первой группы, выходы первого и второго сумматоров .по модулю два соединены соответственно с входами третьего сумматора по модулю два, вторые входы элементов ИЛИ первой группы, входы адресного регистра и один из выходов счетчика вл ютс соответственно информационными и адресными входами и контрольным вы ходом устройства, вторую группу элементов ИЛИ, группу элементов И, элемент НЕ и элемент И, первый и второй входы которого подключены соответственно к выходу третьего сумматора по модулю два и к выходу элемента НЕ, вход которого соедине с первыми входами элементов И груп и вл етс управл ющим входом устройства , вторые входы элементов И группы подключены к выходам выходн го регистра, а выходы соединены с одним из входов счетчика, другой вход которого подключен к выходу элемента И, а другие выходы соедин ны с первыми входами элементов ИЛИ второй группы, вторые входы которы подключены к вторым входам элемент ИЛИ первой группы, а выходы - к вх дам регистра слова l И этом устройстве в режим запис при каждом обращении К накопителю код адреса и код записываемого ело ва подаютс соответственно на вход адресного и входного регистра и производитс запись слова в соотве 3 ствующую чейку накопител . Одновременно код адреса и код записываемого слова подаютс соответственно на первый и второй сумматоры по модулю два, которые вырабатывают биты четности адреса и записываемого слова. Биты четности объедин ютс третьим сумматором в результирующий бит, который записываетс в .,счетчик . К концу записи в накопитель всего блока информации счетчик фиксирует суммарное количество результирующих битов, равньпс логической 1. Этот контрольньм код записываетс в накопитель. В режиме считывани с помощью сумматоров , по модулю, два, аналогично как и при записи, из контрольного кода вычитаетс суммарное количес - во результирующих битов, равных.логической 1. При отсутствии ошибок в реверсивном счетчик.е код равен нулю. При наличии ошибок формируетс разность кодов, равна общему количеству ошибок. Однако в известном устройстве запись данных можно производить только массивами. Если необходимо какоелибо слово в массиве заменить на другое, то дл этого надо переписывать весь массив данных, чтобы сформировать контрольный код, что снижает быстродействие устройства. Цель изобретени - повьш1ение быстродействи устройства. Поставленна цель достигаетс тем, что в запоминающее устройство с обнаружением ощибок введены триггер , элементы ИЛИ и дополнительные элементы И, первые входы которых подключены соответственно к выходу третьего сумматора по модулю два и единичному и нулевому выходам триггера, единичный вход которого соединен с выходом первого дополни- , тельного элемента И, выходы второго и третьего дополнительных элементов И подключены к первым входам элементов ИЛИ, выходы которых соединены с управл ющими входами счетчика, выход второго дополнительного элемента И подключен к третьему входу третьего сумматора по модулю два, вторые входы второго и третьего дополнительных элементов И объединены и вл ютс одним из управл ющих входов устройства, другими управл ющими входами которого вл ютс вторые входы первого дополнительного элемента И и элементов ИЛИ. На чертеже представлена структур на схема запоминающего устройства с обнаружением ошибок. Устройство содержит накопитель 1 регистр 2 слова, выходной .регистр 3 адресный регистр 4, первую 5 и вторую 6 группы элементов ИЛИ, первый 7, второй 8 и третий 9 сумматоры по модулю два, элемент И 10, первый 11 второй 12 и третий 13 дополнительные элементы И, триггер 14, первый 15 и второй 16 элементы ИЛИ, счетчик 17, вл ющийс счетчиком реверсивного типа, элемент НЕ 18, группу элементов И 19, управл ющие вход 20-24 устройства. Устройство работает следующим образом. Рассмотрим три реж.има работы уст ройства: запись массива слов, считы вание массива слов и запись отдельного слова в массив с коррекцией контрольного кода. В исходном состо нии регистры 2-4, триггер 14 а также счетчик 17 обнулены. В режиме записи массива слов код адреса и код записываемого слова подаютс соответственно на входы регистра 4 и, через группу элементов ИЛИ 6, на входы регистра 2 и производитс запись слова в соответствующую чейку накопител 1. На управл ющие входы 21-23 при этом подаетс нулевой уровень. Одновременно код адреса и код записываемог слова подаютс соответственно на сумматор 7 и, через элементы ИЛИ 5, на сумматор 8, которые вырабатывают биты четности адреса и записываемо .го слова. Биты четности объедин ютс сумматором 9 в результирующий бит. С у равл ющего входы 20 на вход элемента НЕ 18 при этом поступает нулевой сигнал. Следовательно, на выходе элемента НЕ 18 при этом будет единичный уровень. В случае единичного значени результирующего бита он через элемент И 10 поступает на вход счетчика 17. Содержимое счетчика 17 увеличиваетс на единицу, так как при записи информации он работает как суммирующий (на вход 24 подаетс единичный уровень). Таким образом, к концу записи вс го массива информации в накопитель счетчик 17 зафиксирует количество результирующих одиночных битов, равный 1. Зафиксированное счетчиком 17 число (контрольный код) передаетс через элементы ИЛИ 6 в регистр 2 и записываетс в накопитель 1, где. сохран етс до тех пор, пока соответствующий массив информации находитс в накопителе 1. Аналогично производитс запись любого другого массива информации. Перед .считыванием массива слов соответствующий контрольный код из накопител 1 поступает на регистр 3. При подаче единичного сигнала на вход 20 через элементы И 19 происходит запись контрольного кода в счетчик 17. В режиме считывани массива слов в каждом такте обращени число, соотв.етствующие коду адреса, извлекаетс из накопител 1 и поступает через регистр 3 на вход устройства. При этом на управл ющие входы 20-22 и 24 подаютс нулевые сигналы, а на вход 23 - единичный. Одновременно код адреса и код считанного слова подаютс соответственно на сумматор 7 и через элементы ИЛИ 5 на сумматор 8, которые, как и при записи, вырабатывают биты четности адреса и считываемого слова, объедин емые сумматором 9 в результирующий бит. Результирующий бит через элемент И 10 поступает на вход счетчика 17, который при считывании работает как вычитающий. После считывани последнего числа массива информации в счетчике 17 будет з афиксировано ко- личество ошибок. Если во врем записи или считывани в запоминающем устройстве возникают ошибки, искажающие адресную или числовую информацию , то в счетчике 17 формируетс код суммарного количества ощибок, отличный от нул . Если зафиксированное количество ошибок недопустимо велико, то считывание массива информации производитс повторно, при этом в счетчик 17 вновь предварительно записываетс контрольньй код дл считывани массива информации, к началу записи нового массива информации счетчик 17 устанавливаетс в нулевое состо ние. . Перед записью отдельного слова в массив соответствующий контрольный код из накопител 1 поступает на регистр 3. Лри подаче единичного сигнала на вход 20 через элементы