SU1283861A1 - Запоминающее устройство с коррекцией информации - Google Patents
Запоминающее устройство с коррекцией информации Download PDFInfo
- Publication number
- SU1283861A1 SU1283861A1 SU853955566A SU3955566A SU1283861A1 SU 1283861 A1 SU1283861 A1 SU 1283861A1 SU 853955566 A SU853955566 A SU 853955566A SU 3955566 A SU3955566 A SU 3955566A SU 1283861 A1 SU1283861 A1 SU 1283861A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- outputs
- register
- bits
- address
- Prior art date
Links
Abstract
Изобретение относитс к вычислительной технике, в частности к запоминающим устройствам (ЗУ), и позвол ет использовать ЗУ с дефектными элементами пам ти в нескольких разр дах слов накопител . Цель изобретени - повьшение надежности устройства . Устройство содержит основной накопитель 3 с избыточным количеством разр дов, используемых дл коррекции , регистр 1 адреса, дешифратор 2 адреса, дополнительные накопители 4, 5, в которых записывают коды адресов слов с дефектами и номера их дефектных разр дов, управл емые дополнительными накопител ми мультиплексоры , служащие дл записи информации в корректирующие разр ды из регистра числа и управл емые дополнительными накопител ми через дешифраторы номеров дефектных разр дов, элементы И и ИЛИ, служащие дл считывани информации из годных и корректирующих разр дов и записи ее в регистр числа. 1 шт. i сл с:
Description
Изобретение относитс к вычислительной технике, в частности к запоминающим устройства (ЗУ).
Цель изобретени - првьт1ение надежности устройства.
На чертеже изображена функциональна схема предлагаемого устройства .
Устройство содержит регистр 1 адреса , дешифратор 2 адреса, основной накопитель 3, первый дополнительный накопитель 4, предназначенный дл хранени кодов адресов дефектных слов, второй допрлнительный накопитель 5, предназначенный дл хранени номеров дефектных разр дов, регистр 6 числа, первую 7 и вторую 8 группы элементов И, элементы ИЛИ 9, мультиплексоры 10, дешифраторы 11 номеров дефектных разр дов.
В составе основного накопител 3 выделены корректирующие разр ды 12 и информационные разр ды 13.
Количество корректирующих разр до соответствует максимальному количеству корректируемых дефектных разр дов в .глове, записанном в основном накопителе 3.
Устройство работает следующим образом .
Запись числа из регистра 6 в основной накопитель 3,
На входы регистра Г адреса и первого дополнительного накопител 4 подают код адреса, по которому следует записать число из регистра 6. Код числа из регистра 6 записываетс без изменений в информационные разр ды 13 основного накопител по адресу, выработанному дешифратором 2. Если выбранное дл обращени слово основного накопител 3 не содержит дефектных элементов, то код этого адреса не записан в дополнительном накопителе 4 и нулевой код на выходах второго накопител 5, воздейству на управл ющие входы мультиплексоров 10 не подключит ни один из выходов регистра 6 на выходы мультиплексоров 10. При этом в коррек ирующих разр дах выбранного слова запишутс нули.
Если выбранное дл обращени слово накопител 3 имеет в своем соста- не дефектные элементы, то по коду этого адреса, записанному в накопителе 4, из накопител 5 коды дефектных разр дов поступают на Ьоответст
5
0
5
вующие управл ющие входы мультиплексоров 10. При этом выходы, соответствующие кодам дефектных разр дов, регистра 6 подключаютс через мультиплексоры 10 ко входам соответствующих корректирующих разр дов основного накопител 3. Таким образом, информаци разр дов, требующих корректировки , записываетс в корректирующие разр ды того же слова.
Считывание числа из накопител 3 в регистр 6 числа.
Если адрес, по которому считыва- е1с слово, не записан в накопителе 4, т.е. по этому адресу ни один элемент накопител 3 не вл етс дефектным , то на всех инверсных выходах де- шифраторов 11 установлены единицы. При этом информаци с информационных разр дов накопител 3 проходит через элементы И 7, элементы ИЛИ 9 и переписываетс в регистр 6 числа. Если по выбранному адресу накопитель 3 имеет дефектные элементы, т.е. информаци дефектных разр дов записана в корректирующих разр дах 12, то по кодам дефектных разр дов, записанных в накопителе 5, соответствующие пр мые выходы дешифраторов 11 выдают на входы элементов И 8 разрешение на прохождение информации с корректирующих разр дов через элементы И 8 и элементы ИЛИ 9 в соответствующие разр ды регистра 6. Одновременно сигналы с соответствующих инверсных выходов дешифраторов 11 запрещают прохождение информации через элементы И 7 с дефектных разр дов выбранного слова накопител 3 в регистр 6 числа и разрешают прохощ1,ение информации через элементы И 7 и элементы ИЛИ 9 дл разр дов накопител 3, не имеющих дефектов,
0
5
0
Claims (1)
- 45 Формула изобретение5Запоминающее устройство с коррекцией информации, содержащее основной накопитель, регистр адреса, дешифратор адреса, регистр числа, два дополнительных накопител , группы элементов И и элементы ИЛИ,причем входы первого Дополнительного накопител и входы регистра адреса вл ютс адресными входами устройства, входы дешифратора адреса соединены с выходами регистра адреса, а выходы - с адресными входами основного накопител , выхода регистра числа подклю0чены к одним из информационных входо основного накопител , входы второго дополнительного накопител соединены с-выходами первого дополнительного накопител , одни из входов элементов И первой группы соединены с одними из выходов основного накопител , а первые входы элементов И второй группы подключены к одним выходам основного накопител , выходы элементов И первой и второй групп подключены ко входам .соответствующих элементов ИЛИ выходы которых соединены с соответ-. ствующими входами регистра числа, отличающеес тем, что, с целью повьшени надежности устройства , в него введены мультиплексоры идешифраторы номеров дефектных разр дов , входы которых и управл ющие входы мультиплексоров соединены с выходами первого дополнительного накопител , выходы мультиплексоров соединены с другими информационными входами основного накопител , информационные входы мультиплексоров подключены к выходам регистра числа, пр мые выходы дешифраторов номеров дефект- н,ых разр дов соединены с вторыми вхо- дами соответствующих элементов И второй группы, инверсные выходы дешифраторов номеров дефектных разр дов под- кпючеры к другим входам элементов И первой группы.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853955566A SU1283861A1 (ru) | 1985-09-24 | 1985-09-24 | Запоминающее устройство с коррекцией информации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853955566A SU1283861A1 (ru) | 1985-09-24 | 1985-09-24 | Запоминающее устройство с коррекцией информации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1283861A1 true SU1283861A1 (ru) | 1987-01-15 |
Family
ID=21198096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853955566A SU1283861A1 (ru) | 1985-09-24 | 1985-09-24 | Запоминающее устройство с коррекцией информации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1283861A1 (ru) |
-
1985
- 1985-09-24 SU SU853955566A patent/SU1283861A1/ru active
Non-Patent Citations (1)
Title |
---|
Патент СП1А № 3422402, кл. 340-172,5, опублик, 1969. Авторское-свидетельство СССР 907587, кл. G 11 С 29/00, 1980. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8943387B2 (en) | Programming management data for a memory | |
US4610000A (en) | ROM/RAM/ROM patch memory circuit | |
WO1994022085A1 (en) | Fault tolerant memory system | |
DE69329282D1 (de) | Festkoerperspeichervorrichtung | |
GB1260914A (en) | Memory with redundancy | |
GB1468783A (en) | Memory systems | |
US6321360B1 (en) | System including a ferroelectric memory | |
US6807610B2 (en) | Method and apparatus for virtually partitioning an integrated multilevel nonvolatile memory circuit | |
US5384749A (en) | Circuit for the management of memory words | |
SU1283861A1 (ru) | Запоминающее устройство с коррекцией информации | |
JPH09180485A (ja) | 不揮発性半導体記憶装置 | |
SU930388A1 (ru) | Запоминающее устройство с самоконтролем | |
JPH0554697A (ja) | 半導体メモリ | |
SU1056274A1 (ru) | Запоминающее устройство с самоконтролем | |
SU1566414A1 (ru) | Оперативное запоминающее устройство с коррекцией ошибок | |
SU841063A1 (ru) | Запоминающее устройство матрич-НОгО ТипА C САМОКОНТРОлЕМ | |
SU1411835A1 (ru) | Запоминающее устройство с самоконтролем | |
SU1104588A1 (ru) | Запоминающее устройство с самоконтролем | |
SU1439679A1 (ru) | Полупроводниковое оперативное запоминающее устройство с коррекцией информации | |
SU1387047A1 (ru) | Запоминающее устройство с обходом дефектных элементов пам ти | |
SU907582A1 (ru) | Ассоциативное запоминающее устройство | |
SU970480A1 (ru) | Запоминающее устройство с самоконтролем | |
SU1539843A1 (ru) | Одноразр дное оперативное запоминающее устройство с коррекцией ошибок | |
SU1043741A1 (ru) | Запоминающее устройство | |
SU957273A1 (ru) | Запоминающее устройство с коррекцией информации |