SU881876A1 - Запоминающее устройство с обнаружением ошибок - Google Patents

Запоминающее устройство с обнаружением ошибок Download PDF

Info

Publication number
SU881876A1
SU881876A1 SU802876290A SU2876290A SU881876A1 SU 881876 A1 SU881876 A1 SU 881876A1 SU 802876290 A SU802876290 A SU 802876290A SU 2876290 A SU2876290 A SU 2876290A SU 881876 A1 SU881876 A1 SU 881876A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
register
inputs
address
Prior art date
Application number
SU802876290A
Other languages
English (en)
Inventor
Николай Демидович Рябуха
Виктор Николаевич Горшков
Original Assignee
Военная Инженерная Радиотехническая Орденов Октябрьской Революции И Отечественной Войны Акад. Противовоздушной Обороны Им. Маршала Советского Союза Говорова Л.А.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Военная Инженерная Радиотехническая Орденов Октябрьской Революции И Отечественной Войны Акад. Противовоздушной Обороны Им. Маршала Советского Союза Говорова Л.А. filed Critical Военная Инженерная Радиотехническая Орденов Октябрьской Революции И Отечественной Войны Акад. Противовоздушной Обороны Им. Маршала Советского Союза Говорова Л.А.
Priority to SU802876290A priority Critical patent/SU881876A1/ru
Application granted granted Critical
Publication of SU881876A1 publication Critical patent/SU881876A1/ru

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Description

Изобретение относитс  к запоминающим устройствам. Известно запоминающее устройство с обнаружением ошибок, содержащее накопитель, входной и выходной регистры , адресный блок и блоки сверток по модулю два. Обнаружение ошибок в нем основано на запоминании контрольных битов записываемой информации в элементах пам ти накопител , специально отведенных дл  этих целей,, и сравнении их.с контрольными битами, сформированными при считывании информации . Это приводит к большой аппарат турной избыточности l, Наиболее близким техническим реше нием к изобретению  вл етс  запоминающее устройство с обнаружением ошибок содержащее накопитель, соединенный с входным, выходным и сщресным регист рами, первый и второй блоки сверток по модулю два, входы которых подключены соответственно ко входам адресно го и входного регистров, а выходы входам первого сумматора, третий и четвертый блоки сверток по модулю два, входы которых соединены соответственно со входом адресного и с выходом выходного регистров, а выходы - со входами второго сумматора, причем выход каждого сумматора соединен со входом соответствующего счётчика , а выходы счетчиков подключены ко входам вычитател . В этом устройстве в режиме записи при каждом обг ращении к накопителю код адреса и код записываемого слова подаютс  соответственно на входы адресного и входного регистров и производитс  запись слова в соответствующую  чейку накопител . Одновременно код. адреса и код записываемого слова подаютс  соответственно на первый и второй блоки сверток, которые вырабатывают биты четности адреса и записываемого слова. Биты четности объедин ютс  пер вым сумматором в результирующий бит, который записываетс  в первый счет3 . чик. к концу записи в накопитель все го блока информации счетчик фиксирует суммарное количество результирующих битов, равных 1. В режиме считывани  с помощью третьего и четвертого блоков сверток по модулю два второго сумматора и второго счетчика аналогично как и при записи, фиксиру етс  суммарное количество результирующих битов, равных I, Затем содержимое счетчиков подаетс  на вычитатель . При отсутствии ошибок разность кодов равна нулю. При наличии ошибок в вычитателе формируетс  разность кодов, равна  общему количеству ошибок 2 . Недостатком этого устройства  вл етс  большое количество оборудрвани  Цель изобретени  - упрощение устройства за счет сокращени  количества оборудовани  в нем. Поставленна  цель достигаетс  тем что в запоминающее устройство с обнаружением ошибок, содержащее накопитель , входы которого подключены к выходам адресного регистра и входного информационного регистра, а выходы - ко входам выходного информацион ного регистра, первый и второй блоки сверток по модулю два, выходы которы соединены со входами сумматора, а вход первого из них соединен со вхо Дом адресного регистра,  вл ющимс  одним из входов устройства, другим входом которого  вл етс  вход входного информацихзнного регистра, счетчик , вход которого подключен к выход сумматора, а первЬй выход - к одному из входов вычитател , выход которого  вл етс  выходом устройства, введещл элементы ИЛИ и контрольный-регист вход которого подключен ко второму выходу счетчика, а выход - к другому входу вычитател , входы элементов ИЛ подключены к выходу выходного информационного регистра и входу входного информахщонного регистра, а выходы - ко входам второго блока свертки по модулю два. На чертеже представлена структурна  схема предложенного устройства. Устройство содержит накопитель 1, соединенный с входным информационгшм 2, выходным информационным 3 и адрес ным 4 регистрами, элементы ИЛИ 5, первый 6 и второй 7 блоки сверток по модулю два, сумматор 8, счетчик 9, контрольный регистр 10 и вычитатель 11. Первые входы элементов ИЛИ 3 подключены к выходу регистра 3, вторые входы - ко входу регистра 2, а выходы - ко входу второго блока сверток по модулю два 7. Вход первого блока сверток по модулю два 6 соег, динен со входом адресного регистра 4, а выходы первого 6 и второго 7 блбков сверток по модулю два подключены ко входам сумматора 8. Вход счетчика 9 соединен с выходом сумматора 8, первый выход подключен к одному из входов вычитател  11, второй выход - ко входу регистра 10, выход.которого соединен с другим входом вычитател  11. Устройство работает следующим об-разом . В режиме записи код адреса и код записываемого слова подаютс  соответственно на входы адресного 4 и входного 2 регистров и производитс  запись слова в соответствующую  чейку накопител  1. Одновременно код адреса и код записываемого слова подаютс  соответственно на первый 6 и через элементы. ,ИПИ 5 на второй 7 блоки, которые вырабатывают биты четности адреса и записываемого слова . При этом во всех разр дах выходного регистра 3 хранитс  код О. Виты четности объедин ютс  сумматором 8 в результирующий бит, который в случае его единичного значени  поступает в счетчик 9 и увеличивает содер симое счетчика на единицу. Таким образом , к концу записи всего блока информации в накопитель 1 счетчик 9 фиксирует количество результирующих одиночных битов, равных 1. Зафиксированное счетчиком 9 число передаетс  в регистр 10 и сохран етс  там до тех пор, пока .соответствующий блок информации находитс  в накопителе 1. В режиме считывани  в каждом такте обращени  соответствующее коду адреса число извлекаетс  из накопител  1 и поступает через регистр 3 на выход устройства. Одновременно код адреса и код считанного слова подаютс  соответственно на первый 6 и через элементы ИЛИ 5 на второй 7 блоки , которые как и при записи вырабатывают биты четности адреса и записываемого слова. При этом во всех разр дах входного регистра 2 хранитс  код О. Биты четности объедин ютс  сумматором 8 в результирующий бит, который записываетс  в счетчик
9. После считывани  последнего числа блока информации в счетчике 9 фиксируетс  количество результирующих битов, равных I. Затем содержимое счетчика 9 и регистра JO подаетс  на вычитатель 1I который при отсутствии ошибок во врем  записи и считывани  блока информации выдает число , равно нулю. Если во врем  записи или считывани  в запоминающем устройстве возникали ошибки, искажающие адресную или числовую информацию, .то в вычитателе 11 формируетс  код суммарного количества ошибок. Если зафиксированное количество ошибок недопустимо велико, то считьшание блока информации производитс  повторно, при этом очетчик 9 предварительно устанавливаетс  в нулевое состо ние. К началу записи нового блока информации счетчик 9 и регистр 10 устанавливаютс  в нулевое состо ние.
Объем контролируемого оборудовани  в предлагаемом устройстве примерно на 27-30% .меньше, чем в известном .

Claims (2)

1.Патент США if 3599146, кл. 340-146. опублик. 1971.
2.Авторское свидетельство СССР № 672655, кл. G 11 29/00, 1978 (прототип).
SU802876290A 1980-01-28 1980-01-28 Запоминающее устройство с обнаружением ошибок SU881876A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802876290A SU881876A1 (ru) 1980-01-28 1980-01-28 Запоминающее устройство с обнаружением ошибок

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802876290A SU881876A1 (ru) 1980-01-28 1980-01-28 Запоминающее устройство с обнаружением ошибок

Publications (1)

Publication Number Publication Date
SU881876A1 true SU881876A1 (ru) 1981-11-15

Family

ID=20875034

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802876290A SU881876A1 (ru) 1980-01-28 1980-01-28 Запоминающее устройство с обнаружением ошибок

Country Status (1)

Country Link
SU (1) SU881876A1 (ru)

Similar Documents

Publication Publication Date Title
SU881876A1 (ru) Запоминающее устройство с обнаружением ошибок
JPS6129024B2 (ru)
SU1034070A1 (ru) Запоминающее устройство с обнаружением ошибок
SU1088073A2 (ru) Запоминающее устройство с обнаружением ошибок
GB1008775A (en) Asynchronous digital computer
SU1130897A2 (ru) Запоминающее устройство с обнаружением ошибок
SU836682A1 (ru) Запоминающее устройство с само-КОНТРОлЕМ
SU693853A1 (ru) Динамическое запоминающее устройство
SU903990A1 (ru) Запоминающее устройство с автономным контролем
SU452860A1 (ru) Запоминающее устройство с автономным контролем
SU942164A1 (ru) Запоминающее устройство с автономным контролем
SU955197A1 (ru) Запоминающее устройство с обнаружением ошибок
SU875471A1 (ru) Запоминающее устройство с автономным контролем
SU930388A1 (ru) Запоминающее устройство с самоконтролем
SU824319A1 (ru) Запоминающее устройство с самоконтролем
SU368647A1 (ru) Запоминающее устройство
SU951406A1 (ru) Запоминающее устройство с самоконтролем
JPH01273154A (ja) Ecc回路付記憶装置
SU970480A1 (ru) Запоминающее устройство с самоконтролем
SU1003151A1 (ru) Запоминающее устройство с контролем информации при записи
JPS5870500A (ja) 半導体記憶回路
SU410461A1 (ru)
SU1211735A1 (ru) Устройство дл контрол хода программы
SU368605A1 (ru) Цифровое вычислительное устройство
SU1104588A1 (ru) Запоминающее устройство с самоконтролем