SU855730A1 - Запоминающее устройство с самоконтролем - Google Patents

Description

(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ

1

Изобретение относитс  к запоминающим устройствам.

Известно запоминающее устройство с самоконтролем , которое содержит накопитель, регистр адреса, блоки кодировани  и декодировани , св занные с накопителем, входной и выходной регистры, блоки схем И к ИЛИ 11/

Недостатком этого устройства  вл етс  невысока  надежность.

Наиболее близким техническим решением к изобретению  вл етс  запомннаюшее устройство , содержащее накопитель, подключенный через адресные форвлнрователи и вентили к регастру адреса и через разр дные формирователи Н вентили - к выходу блока кодировани  и входу блока декодировани , подсоединенному к блоку управлени  и выходному регистру , входному регистру н блоку схем И; схему п-разр дного сравнени , входы которой подключены к выходам входного и выходного регистра, а выходы - к блоку управлени  и блоку схем ИЛИ, к которому подсоединен выход входного регистра н выход блока схем И; блок схем ИЛИ, к которому подключены

.входной регистр н информационные шинь, н выход которого соединен со ..ходом блока кодировани  (2.

Недостатками этого устройства  вл ютс мала  эффективна  емкость и низка  надежность , так как при возникновении многократных ошибок, превышающих корректирующую способность примен емого кода, они исправл ютс  неверно.

Цель нзобретенн  -оповышение надежности и эффективной емкости устрстства.

Поставленна  цель достигаетс  тем, что в запокшнающее устройство с самоконтролем, содержащее накопитель, регистр пр мого кода, блок коррекции, первую схему сравнени , элементы И и блок управлени , причем входы накопител  подключены к выходам регистра пр мого кода, входам блока коррекции и одним нз входов первой схемы сравнени , выходы накопител  соединены с информационными входами регистра пр мого кода, одни из информационных выходов блока коррекции подключены к первым входам элементов И, а управл ющий выход - к первому входу 38 блока управлени , первый выход которого соединен со вторыми входами элементов И, выходы которых  вл ютс  выходами устройства, второй выход блока управлени  подключен к управл ющему входу регистра пр мого кода , введены регистр обратного кода и втора  схема сравнени , причем информационные и управл ющий входы регистра обратного кода соединены соответственно с выходами накопите л  и с третьим выходом блока управлени , выходы регистра обратного кода подключены к дрзтнм входам первой схемы сравнени , одни из входов второй схемы сравнени  соеди нены с другими информационными выходами блока коррекции, другие входы - с выходами первой схемы сравнени , выход второй схемы сравнени  подключен ко второму входу блока управлени . На чертеже изображена функциональна  схема предлагаемого устройства. Устройство содержит накопитель 1, регистр пр мого кода, регистр 3 обратного кода, перву 4 и вторую S схемы сравнени , блок 6 коррек ции с информационнь 1ми выходами 7 и 8, элементы И 9 и блок 10 управлени . Входы накопител  1 подключены к выходам регистра 2 пр мого кода, входам блока 6 коррекций и одним из входов первой схемы 4 сравнени . Выходы накопител  1 соединены с информацион ными входами регистра 2 пр мого кода. Одни из информационных выходов 7 блока 6 коррекции подключены к первым входам элементов И 9, а управл ющий выход - к первому входу блока 10 управленид, первый выход которого соединен со втррыми входами злементов И 9, выходы которых  вл ютс  выходами устройства. Второй выход блока 10 управлени  подключен к управл ющему входу регистра 2 пр мого кода. Входы регистра 3 обратного кода соединены соответственно с выходами накопител  1 и с третьим выходом блока 10 управлени . Выхо ды регистра 3 обратного кода подключены к другим входам первой схемы 4 сравнени . Одн из входов второй схемы 5 сравнени  соединены с другими информационными выходами 8 блок 6 коррекции, другие - с выходами первой схемы 4 сравнени . Выход второй схемы сравнени  подключен ко второму входу блока 10 управлени . Устройство работает лбразом. При решшзации режима чтени  на управл ющий вход регистра 2 пр мого кода со второго выхода блока 10 управлени  подаетс  разре щающий сигнал, в результате чего кодовое слово считываетс  с  чейки накопител  1 на регистр 2 пр мого кода, с выхода которого оно поступает на блок 6 коррекции. Если в процес се чтени  оншбки не возникают, то контрольые разр ды покажут отсутствие ощибок (об этом свидетельствует сигнал на управл ющем выходе блока 6 коррекции, подключенном к ервому входу блока 10 управлени , и блок 10 управлени  выдает разрешающий сигнал, по которому считанное из накопител  1 число с нформационного выхода 7 блока 6 коррекдаи ерез элементы И 9 поступает на выход устойства . Если в режиме -хранени  и чтени  произошли ошибки, то при декодировании считанного слова в блоке 6 коррекщга контрольные разр ды покажут, в каких именно разр дах слова они имеютс . Затем производитс  коррекшм .этих ошибок {например, инвертирование ошибочных разр дов). При наличии ошибок сигнал на первом выходе блока 10 управлени  запрещает прохождение числа на выход устройства , кодовое слово с регистра 2 пр мого кода записываетс  обратным кодом в накопитель 1 в ту же  чейку, а затем считываетс  по разрешающему сигналу на третьем выходе блока 10 управлени  в регистр 3 обратного кода. После этого коды числа с регистров 2 и 3 поступают на первую схему 4 сравнени , котора  поразр дно сравнивает их и фиксирует номера разр дов , в которых пр мой и обратной коды числа совпадают, следовательно, в этих разр дах  чейка накопител  1 имеет отказы. Номера разр дов, в которых имеютс  ошибки, определенные при декодировании, с выхода 8 блока 6 коррекции поступают на вторую схему 5 сравнени , где последовательно сравниваютс  с каждым из элементов множества номеров отказавших разр дов, которые поступают с выхода первой схемы 4 сравнени , и производатс  определение попадани  множества разр дов, в которых осуществлена коррекци , в множество отказавших разр дов. Если имеет место попадание , о чем свидетельствует сигнал на выходе первой схемы 5 сравнени , то блок 10 управлени  выдает на первый выход разрешающий сигнал, по которому скорректированное кодовое слово с информационного выхода 7 блока 6 коррекции через элементы И 9 поступает на йыход устройства. В случае непопадани  сигнал на первом выходе блока 10 управлени  запрещает постуошениа считанного слова на выход устройства. Это означает, что произошла многократна  ошибка, превышающа  корректирующую возможность кода, и номера разр дов, подлежащих коррекции, определены при декодировании неверно. Обнаружить зту ситуацию удаетс  за счет определени  множества отказавюих разр дов тл определени : попадани  в это множество номеров содержащих ошибки разр дов, опредеЛешшх при декодировании.

Claims (1)

1. Формула изобретения 10

   Запоминающее устройство с самоконтролем, содержащее накопитель, регистр прямого кода, блок коррекции, первую схему сравнения, элементы И и блок управления, причем входы 15 накопителя подключены к выходам регистра прямого кода, входам блока коррекции и одним из входов первой схемы сравнения, выходы накопителя соединены с информационными входами регистра прямого кода, одни из ин- 20 формационных выходов блока коррекции подключены к первым входам элементов И, а управляющий выход — к первому входу блока управления, первый выход которого соединен со вторыми входами элементов И, выходы ‘25 которых являются выходами устройства, второй выход блока управления подключен к управляющему входу регистра прямого кода, отличающееся тем, что, с целью повышения надежностн 'н эффективной емкости устройства, оио содержит регистр обратного кода и вторую схему-сравнения, причем информационные и управляющий входы регистра обратного кода соединены соответственно с выходами накопителя и с третьим выходом блока управления, выходы регистра обратного кода подключены к другим входам первой схемы сравнения, одни из входов второй схемы сравнения соединены с другими информационными выходами блока коррекции, другие входы - с выходами первой схемы сравнения, выход второй схемы сравнения подключен ко второму входу блока управления.